JPH024914B2

JPH024914B2 -

Info

Publication number: JPH024914B2
Application number: JP11608681A
Authority: JP
Inventors: Tsunenori Hasebe
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-07-24
Filing date: 1981-07-24
Publication date: 1990-01-30
Also published as: JPS5817492A

Description

【発明の詳細な説明】本発明は複数種の画面情報を必要に応じてビデ
オデータバス上で重ね合わせ、この重ね合せデー
タを用いて表示モニタ上により複雑な画面表示を
行なう表示制御装置に関する。

一般にこの種表示制御装置に係るシステムは第
１図に示される如く構成されている。図中、１は
表示制御装置１０と、たとえば２台のCRTモニ
タ２０₁，２０₂とを有する表示装置である。２は
ホスト計算機（以下、CPUと称する）、３はCPU
２と表示装置１との間のデータ転送を行なうため
の入出力インタフエースである。４は表示装置１
全体の制御を行なうマイクロプロセツサ（以下、
MPUと称する）、５はMPU４の制御バス（マイ
クロプロセツサバス）である。表示制御装置１０
は表示メモリモジユール１１０₁，１１０₂…と、
たとえば２本（２チヤネル用）のビデオデータバ
ス１２０₀，１２０₁と、２台の表示出力モジユー
ル１３０₁，１３０₂とを有している。表示メモリ
モジユール１１０₁，１１０₂…はその基体構成が
同一であるので、表示メモリモジユール１１０₁
についてのみ説明を行ない、表示メモリモジユー
ル１１０₂…についてはその構成の図示および説
明を省略する。表示メモリモジユール１１０₁は
主として画面表示情報を記憶するもので、１１１
は１画面分の文字コード（または図形コード）が
格納されるリフレツシユメモリである。このリフ
レツシユメモリ１１１から画面走査に同期して読
み出される文字コード（または図形コード）は文
字・図形パターン発生回路（以下、単にパターン
発生回路と称する）１１２によつて対応する文字
（図形）パターンすなわち表示パターン情報（画
面情報）に変換される。この表示パターン情報は
ゲート１１３₀，１１３₁に共通に入力される。ゲ
ート１１３₀，１１３₁はレジスタ１１４の２ビツ
トの保持内容A₀、A₁に応じて出力制御を行なう
たとえばオープンコレクタ出力のゲートである。
ゲート１１３₀は、A₀＝“１”のとき、その入力
表示パターン情報を（レベル反転して）たとえば
真値“０”のオープンコレクタ出力バスであるチ
ヤネル０用のビデオデータバス１２０₀に出力す
る。一方ゲート１１３₁はA₁＝“１”のとき、そ
の入力表示パターン情報を（レベル反転して）チ
ヤネル１用のビデオデータバス１２０₁に出力す
る。すなわち、レジスタ１１４は表示パターン情
報をビデオデータバス１２０₀，１２０₁のいずれ
に出力するかを指定するためのものである。この
指定情報は制御バス５を介してCPU２から与え
られるのが一般的である。また、制御バス５に図
示せぬキーボード装置を接続し、該キーボード装
置から与えることも可能である。明らかなよう
に、CPU２等の指定により表示メモリモジユー
ル１１０₁，１１０₂の各出力（表示パターン情
報）が共に同一のビデオデータバス１２０₀（また
は１２０₁）上に出力された場合、該バス１２０
_０，１２０₁上で複数の表示パターン情報が重ね合
わされることになる。

ビデオデータバス１２０₀，１２０₁には共に表
示出力モジユール１３０₁，１３０₂が接続されて
いる。しかしてビデオデータバス１２０₀，１２
０₁上のデータ（表示パターン情報）は表示出力
モジユール１３０₁，１３０₂に共通に入力され
る。表示出力モジユール１３０₁，１３０₂は、ビ
デオデータバス１２０₀，１２０₁のいずれか一方
を選択し、そのバス上のデータをシリアルビデオ
信号に変換して対応するCRTモニタ２０₁，２０
_２に転送するものである。これら表示出力モジユ
ール１３０₁，１３０₂は一般にその基本構成が同
一であるので、表示出力モジユール１３０₁につ
いてのみ説明を行ない、表示出力モジユール１３
０₂についてはその構成の図示および説明を省略
する。表示出力モジユール１３０₁にはゲート１
３１₀，１３１₁から成るセレクタ１３２が設けら
れている。そして、ゲート１３１₀にはビデオデ
ータバス１２０₀上のデータが、ゲート１３１₁に
はビデオデータバス１２０₁上のデータがそれぞ
れ入力される。ゲート１３１₀，１３１₁はレジス
タ１３３の２ビツトの保持内容B₀、B₁に応じて
出力制御を行なう。この保持内容は一般にB₀＝
“０”、B₁＝“１”であり、前者の場合にはゲート
１３１₀によつてビデオデータバス１２０₀上のデ
ータが選択され、後者の場合にはゲート１３１₁
によつてビデオデータバス１２１₁上のデータが
選択される。すなわち、セレクタ１３２はレジス
タ１３３の保持内容B₀、B₁に応じてビデオデー
タバス１２０₀，１２０₁のいずれか一方を選択す
る。このセレクタ１３２によつて選択されたビデ
オデータバス１２０₀または１２０₁上のデータは
並列／直列変換回路（以下、PSCと称する）１３
４に入力され、シリアルビデオ信号に変換されて
CRTモニタ２０₁へ転送される。

このようなシステムにおいて、たとえば表示メ
モリモジユール１１０₁からビデオデータバス１
２０₀上に、表示メモリモジユール１１０₂からビ
デオデータバス１２０₁上にそれぞれ独立に表示
パターン情報が出力され、表示出力モジユール１
３０₁によつてビデオデータバス１２０₀が、表示
出力モジユール１３０₂によつてビデオデータバ
ス１２０₁がそれぞれ選択された場合、表示メモ
リモジユール１１０₁から出力される表示パター
ン情報がCRTモニタ２０₁に表示され、表示メモ
リモジユール１１０₂から出力される表示パター
ン情報がCRTモニタ２０₂に表示される。このと
き、表示出力モジユール１３０₂において表示出
力モジユール１３０₁同様ビデオデータバス１２
０₀が選択されるとCRTモニタ２０₁，２０₂の画
面内容が同一表示内容となる。また、表示メモリ
モジユール１１０₁，１１０₂から共にビデオデー
タバス１２０₀上に表示パターン情報が出力され
た場合、CRTモニタ２０₁または２０₂上には、
表示メモリモジユール１１０₁，１１０₂から出力
される各表示パターン情報の重ね合つた画面情報
が表示される。

なお、ビデオデータバス１２０₀，１２０₁上の
データはハードコピーインタフエース３０によつ
て選択されたハードコピー装置（以下、HCと称
する）４０に転送される。明らかなようにハード
コピーインタフエース３０は、バス選択のため
に、表示出力モジユール１３０₁におけるゲート
１３１₀，１３１₁から成るセレクタ１３２および
レジスタ１３３相当のハード構成を有している。
５０はMPU４からの起動信号によつて起動され、
表示装置１、ハードコピーインタフエース３０、
HC４０等で必要とされる各種タイミング信号を
発生するマスタタイミング部である。このマスタ
タイミング部５０から発生される各種タイミング
信号は、一般にビデオデータバス１２０₀，１２
０₁のそれぞれ対応する制御信号ラインを介して
各部に伝達されるようになつている。

このような従来のシステムでは、次に列挙する
如き欠点があり問題だつた。

(1) ビデオデータバス上にパラレルデータを取り
扱うため、ビデオデータバスが多数の信号線で
構成されることになり、物理的な制限によりチ
ヤネル数（構成バス数）を増やすことが容易で
はなかつた。

(2) 上記(1)の理由によりパラレルデータのデータ
ビツト幅を拡張することは容易でなかつた。し
たがつて、表示画面情報の多様化（色情報、濃
淡情報の付加）が困難であつた。

(3) 各表示メモリモジユール、表示出力モジユー
ル等にあつては、少なくともチヤネル数×パラ
レルデータビツト幅（数）のゲート（第１図で
はビツト対応でゲートを図示するのを省略し、
パラレルデータ単位で示している）数を必要と
するため、経済性および実装効率が極めて悪か
つた。

本発明は上記事情に鑑みてなされたものでその
目的は、簡単な構成でありながら複数のチヤネル
が１つのビデオデータバスを効率的に時分割多重
使用でき、ビデオデータバスを増設することなし
にシステムの拡張が図れる表示制御装置を提供す
ることにある。本発明の他の目的はハードウエア
構成の簡略化が図れ、経済性および実装効率が著
しく向上する表示制御装置を提供することにあ
る。

以下、本発明の一実施例を図面を参照して説明
する。なお、本実施例はチヤネル数が「２」のシ
ステムに実施した場合であり、第１図と同一部分
には同一符号を付して詳細な説明を省略する。第
２図において６０は本発明の表示制御装置であ
る。表示制御装置６０はたとえば２台の表示メモ
リモジユール６１０₁，６１０₂、１つのビデオデ
ータバス６２０、および２台の表示出力モジユー
ル６３０₁，６３０₂を有している。表示メモリモ
ジユール６１０₁，６１０₂において、６１１₁，
６１１₂はリフレツシユメモリ、６１２₁，６１２
_２はパターン発生回路であり、第１図のリフレツ
シユメモリ１１１、パターン発生回路１１２と同
様構成である。このパターン発生回路６１２₁，
６１２₂から出力される表示パターン情報はそれ
ぞれ対応するゲート６１３₁，６１３₂に入力され
る。ゲート６１３₁，６１３₂はたとえば第１図の
ゲート１１３₀，１１３₁と同様のオープンコレク
タ出力のゲートである。ゲート６１３₁，６１３₂
は後述するEX−OR６１５₁，６１５₂から出力さ
れるゲートクロツク信号（バス出力許可信号）
GCK₁，GCK₂が論理“１”の期間中、対応する
パターン発生回路６１２₁，６１２₂から出力され
る表示パターン情報をビデオデータバス６２０上
に転送する。６１４₁，６１４₂はゲート６１３₁，
６１３₂の出力許可のタイミング（本実施例では
チヤネル０用とチヤネル１用の２種類）を指示す
るための１ビツトのチヤネル指定ビツト情報（第
１種チヤネル指定情報）ACH₁，ACH₂が保持さ
れるレジスタ（フリツプフロツプ）である。この
チヤネル指定ビツト情報ACH₁，ACH₂はたとえ
ばCPU２から与えられる。なお、従来例で示し
たように、キーボード装置等から入力設定するこ
とも可能である。６１５₁，６１５₂は排他的論理
和回路（以下、EX−ORと称する）である。EX
−OR６１５₁，６１５₂はレジスタ６１４₁，６１
４₂を一方の入力、ビデオデータバス６２０（の
特定制御信号ライン）上の基本クロツク信号
CCKを他方の入力とし、その排他的論理和出力
を前記ゲートクロツク信号GCK₁，GCK₂として
対応するゲート６１３₁，６１３₂に出力する。６
１６₁，６１６₂はタイミング回路である。タイミ
ング回路６１６₁，６１６₂はリフレツシユパター
ンメモリ６１１₁，６１１₂、パターン発生回路６
１２₁，６１２₂を読み出し制御するもので、第１
図の表示メモリモジユール１１０₁，１１０₂…で
用いられるタイミング回路（図示および説明は省
略されている）と同様の構成となつている。ただ
し、本実施例におけるタイミング回路６１６₁，
６１６₂は、ゲートクロツク信号GCK₁，GCK₂に
応じてタイミング制御を行なう点で、基本クロツ
ク信号CCKに応じてタイミング制御を行なう従
来例におけるタイミング回路と少し異なつてい
る。

次に表示出力モジユール６３０₁，６３０₂の構
成について説明する。６３１₁，６３１₂は第１図
のPSC１３４と同様のPSC（並列／直列変換回路）
である。PSC６３１₁，６３１₂は、後述するセレ
クタ６３２₁，６３２₂から出力されるロードパル
スLD₁，LD₂に応じてロードされるビデオデータ
バス６２０上の並列データ（表示パターン情報）
を、ビデオデータバス６２０（の特定制御信号ラ
イン）から与えられるシフトクロツク信号ACK
に同期して１ビツトずつシフトアウトしてシリア
ルビデオ信号に変換出力する。本実施例におい
て、ビデオデータバス６２０上の並列データは８
ビツトであり、シフトクロツク信号ACKの周波
数はロードパルスLD₁，LD₂の周波数の８倍に設
定されている。６３２₁，６３２₂はPSC６３１₁，
６３１₂のロードタイミング（本実施例ではチヤ
ネル０用とチヤネル１用の２種類）を指示するた
めの１ビツトのチヤネル指定ビツト情報（第２種
チヤネル指定情報）BCH₁，BCH₂が保持される
レジスタ（フリツプフロツプ）である。このチヤ
ネル指定ビツト情報BCH₁，BCH₂はレジスタ６
１４₁，６１４₂同様たとえばCPU２から与えられ
る。６３３₁，６３３₂はセレクタである。セレク
タ６３３₁，６３３₂は、ビデオデータバス６２０
上（の特定制御信号ライン）から与えられる２種
のタイミングクロツク信号BCK，DCKのいずれ
か一方を、それぞれレジスタ６３２₁，６３２₂の
保持内容（チヤネル指定ビツト情報BCH₁，
BCH₂）の論理値に応じて選択し、ロードパルス
（ロードクロツク）LD₁，LD₂として対応する
PSC６３１₁，６３１₂に出力する。本実施例にお
いてセレクタ６３３₁，６３３₂はBCH₁，BCH₂
＝“０”でタイミングクロツク信号BCKを選択
し、BCH₁，BCH₂＝“１”でタイミングクロツク
信号DCKを選択する。

７０はマスタタイミング部である。マスタタイ
ミング部７０は第１図のマスタタイミング部５０
とほぼ同様の構成であるが、タイミングクロツク
信号BCKと位相が180゜異なるタイミングクロツ
ク信号DCKを発生する点で異なつている。マス
タタイミング部７０はたとえばMPU４から与え
られる初期化信号INTに応じて初期化信号
INT′を発生し、初期化信号INTの消滅に応じて
初期化信号INT′の発生を停止する。そして、マ
スタタイミング部７０は初期化信号INT′の発生
停止に応じて４種のクロツク信号すなわちシフト
クロツク信号ACK、タイミングクロツク信号
BCK、基本クロツク信号CCK、およびタイミン
グクロツク信号DCKを発生する。本実施例にお
いて、タイミングクロツク信号BCK，DCKおよ
び基本クロツク信号CCKの周期は、シフトクロ
ツク信号ACKの周期の８倍に設定されており、
これら４種のクロツク信号は互いに同期がとられ
ている。基本クロツク信号CCKは、その１周期
において論理“１”が1/2周期、論理“０”期間
が1/2周期、すなわちデユーテイ50％に設定され
ている。マスタタイミング部７０から発生される
初期化信号INT′および４種のクロツク信号
ACK，BCK，CCK，DCKはビデオデータバス
６２０（の対応する制御信号ライン）上に出力さ
れる。なお、ビデオデータバス６２０上の初期化
信号INT′は表示メモリモジユール６１０₁，６１
０₂、表示出力モジユール６３０₁，６３０₂に転
送され、各部の初期化が行なわれるようになつて
いる。

次に本発明一実施例の動作を説明する。まず、
表示メモリモジユール６１０₁をチヤネル０に、、
表示メモリモジユール６１０₂をチヤネル１にそ
れぞれ割り当て、チヤネル０の内容をCRTモニ
タ２０₁に表示し、チヤネル１の内容をCRTモニ
タ２０₁に表示する場合について第３図のタイミ
ングチヤートを参照して説明する。たとえば今、
レジスタ６１４₁，６１４₂にそれぞれ論理“０”、
“１”のチヤネル指定ビツト情報ACH₁，ACH₂
がセツトされ、レジスタ６３２₁，６３２₂にそれ
ぞれ論理“０”、“１”のチヤネル指定ビツト情報
BCH₁，BCH₂がセツトされているものとする。
また、マスタタイミング部７０から、第３図に示
されるようにシフトクロツク信号ACK、タイミ
ングクロツク信号BCK、基本クロツク信号CCK、
およびタイミングクロツク信号DCKが出力され
ているものとする。このような状態で、表示メモ
リモジユール６１０₁のEX−OR６１５₁はACH₁
＝“０”に応じて基本クロツク信号CCKをそのま
まゲートクロツク信号GCK₁（第３図参照）とし
てゲート６１３₁およびタイミング回路６１６₁へ
出力する。タイミング回路６１６₁はこのゲート
クロツク信号GCK₁に同期して動作しており、リ
フレツシユメモリ６１１₁、パターン発生回路６
１２₁はタイミング回路６１６₁のタイミング制御
によつて動作している。しかして、パターン発生
回路６１２₁から出力される（１走査ライン分の）
８ビツトの表示パターン情報はゲート６１３₁に
入力される。ゲート６１３₁はゲートクロツク信
号GCK₁に応じて出力制御され、GCK₁＝“１”の
期間中、上記表示パターン情報を（チヤネル０用
データとして）ビデオデータバス６２０上に出力
する（第３図参照）。なお、図中斜線が施されて
いる部分は情報が確定していない状態を示すもの
である。

一方、表示メモリモジユール６１０₂のEX−
OR６１５₂はACH₂＝“１”に応じて基本クロツ
ク信号CCKをレベル反転し、該レベル反転信号
CCKをゲートクロツク信号GCK₂（第３図参照）
としてゲート６１３₂およびタイミング回路６１
６₂へ出力する。ゲート６１３₂はゲートクロツク
信号GCK₂に応じて出力制御され、GCK₂＝“１”
の期間中パターン発生回路６１２₂から入力され
る表示パターン情報を（チヤネル１用データとし
て）ビデオデータバス６２０上に出力する（第３
図参照）。明らかなようにGCK₁＝GCK₂であり、
ビデオデータバス６２０が表示メモリモジユール
６１０₁，６１０₂によつて交互に使用（時分割使
用）されることがわかる。すなわち、表示メモリ
モジユール６１０₁にチヤネル０が、表示メモリ
モジユール６１０₂にチヤネル１が割り当てられ
たことになる。

表示出力モジユール６３０₁のセレクタ６３３₁
はレジスタ６３２₁の保持内容すなわちBCH₁＝
“０”に応じてタイミングクロツク信号BCKを選
択し、ロードパルスLD₁（第３図参照）として
PSC６３１₁に出力する。しかして、ビデオデー
タバス６２０上のデータは該ロードパルスLD₁
（＝BCK）のタイミングでPSC６３１₁にロード
され、シフトクロツク信号ACKに同期してシリ
アルビデオ信号に順次変換され、CRTモニタ２
０₁に出力される。PSC６３１₁にロードされたビ
デオデータバス６２０上のデータは、第３図から
明らかなようにチヤネル０のデータ（表示メモリ
モジユール６１０₁の出力データ）である。

一方、表示出力モジユール６３０₂のセレクタ
６３３₂はレジスタ６３２₂の保持内容すなわち
BCH₂＝“１”に応じてタイミングクロツク信号
DCKを選択し、ロードパルスLD₂（第３図参照）
としてPSC６３１₂に出力する。しかして、ビデ
オデータバス６２０上のデータは該ロードパルス
LD₂（＝DCK）のタイミングでPSC６３１₂にロー
ドされ、シフトクロツク信号ACKに同期してシ
リアルビデオ信号に順次変換され、CRTモニタ
２０₂に出力される。タイミングクロツク信号
BCK，DCKは互いに位相が180゜異なつており、
したがつてPSC６３１₂にロードされるビデオデ
ータバス６２０上のデータは、（第３図からも明
らかなように）PSC６３１₁における場合と異な
つてチヤネル１のデータ（表示メモリモジユール
６１０₂の出力データ）である。

次に、表示メモリモジユール６１０₁，６１０₂
を共にチヤネル０に割り当て、該チヤネル０の内
容をCRTモニタ２０₁に表示する場合について説
明する。この場合、表示メモリモジユール６１０
_１および表示出力モジユール６３０₁の動作は前述
した場合と同様であるので説明を省略する。表示
メモリモジユール６１０₂をチヤネル０に割り当
てるためには、前述の表示メモリモジユール６１
０₁の例から明らかなように、レジスタ６１４₂に
論理“０”のチヤネル指定ビツト情報ACH₂をセ
ツトしておけばよい。ACH₂＝“０”の場合、EX
−OR６１５₂は基本クロツク信号CCKをそのま
まゲートクロツク信号GCK₂としてゲート６１３
_２およびタイミング回路６１６₂へ出力する。ゲー
ト６１３₂信号はゲートクロツク信号GCK₂に応
じて出力制御され、GCK₂＝“１”の期間中パタ
ーン発生回路６１２₂から入力される表示パター
ン情報をビデオデータバス６２０上に出力する。
この場合、明らかなようにGCK₁＝GCK₂（＝
CCK）であり、表示メモリモジユール６１０₁は
勿論、表示メモリモジユール６１０₂にもチヤネ
ル“０”が割り当てられる。すなわち、表示メモ
リモジユール６１０₁，６１０₂の各出力は同一タ
イミングでビデオデータバス６２０に出力され
る。したがつてPSC６３１₁にロードされ、シリ
アルビデオ信号としてCRTモニタ２０₁に転送さ
れるビデオデータバス６２０上の（チヤネル０）
データは、表示メモリモジユール６１０₁，６１
０₂の各出力の重ね合わされたデータとなる。

このように本実施例によれば、簡単なタイミン
グ制御により、１つのビデオデータバスを複数の
チヤネルが時分割多重使用できる。したがつて２
チヤネルの場合、従来にくらべてビデオデータバ
スの構成バス数が半分で済む。また、実装上のバ
ス構成に余裕が生じるため、データビツト幅を増
やすことが可能となり、色情報、濃淡情報の付加
による表示画面情報の多様化等が図れる。また、
パターン発生回路の出力をチヤネル０またはチヤ
ネル１に出力する場合、各表示メモリモジユール
に、従来のようにチヤネル０用のビデオデータバ
スに出力するためのゲート、およびチヤネル１用
のビデオデータバスに出力するためのゲートを設
ける必要がなく、時分割使用される１つのビデオ
データバスに対するゲートを設けるだけでよい。
また、表示出力モジユール内のセレクタについて
も、従来のようにチヤネル０、１用の各ビデオデ
ータバス（上の８ビツトのデータ）の選択を行な
う必要がなく、単に２種のタイミングクロツク信
号BCK，DCKの選択を行なうだけでよく、した
がつてセレクタを構成するゲート数を２（チヤネ
ル分）×８（データビツト幅）＝16個から２個（信
号数分）に減少することができる。

なお、前記実施例では表示メモリモジユール、
表示出力モジユール、およびCRTモニタが２台
である場合について説明したが、これに限定され
るものではない。また前記実施例ではビデオデー
タバスを２つのチヤネルが時分割多重使用する場
合について説明したが、リフレツシユメモリおよ
びパターン発生回路等の動作が追随可能な範囲で
チヤネル数を増加することは容易に行なえるもの
である。また、第２図には図示されていないが、
従来例（第１図）同様にハードコピーインタフエ
ースおよびハードコピー装置を接続した場合、ハ
ードコピーインタフエース内のチヤネルセレクタ
も表示出力モジユールにおけるセレクタ同様ゲー
ト構成が著しく簡略化されることは明らかであ
る。また、前記実施例では、文字コード（または
図形コード）が格納されるリフレツシユメモリを
用いた場合について説明したが、グラフイツク表
示などのために１画面分のパターン情報が格納さ
れるリフレツシユメモリを用いた場合であつても
同様に実施できる。この場合には、パターン発生
回路が不要となる。

以上詳述したように本発明の表示制御装置によ
れば、簡単な構成でありながら複数のチヤネルが
１つのビデオデータバスを効率的に時分割多重使
用できるので、ビデオデータバスを増設すること
なしにシステムの拡張が図れる。更に本発明によ
ればハードウエア構成の簡略化が図れるので、経
済性および実装効率が著しく向上する。

【図面の簡単な説明】

第１図は従来の表示制御装置に係るシステムの
構成を示すブロツク図、第２図は本発明の表示制
御装置に係るシステムの一実施例を示すブロツク
図、第３図は動作を説明するためのタイミングチ
ヤートである。１０，６０……表示制御装置、２０₁，２０₂…
…CRTモニタ、３０……ハードコピーインタフ
エース、５０，７０……マスタタイミング部、１
１０₁，１１０₂…，６１０₁，６１０₂……表示メ
モリモジユール、１１１，６１１₁，６１１₂……
リフレツシユメモリ、１１２，６１２₁，６１２₂
……文字・図形パターン発生回路、１１３₀，１
１３₁，１３１₀，１３１₁，６１３₁，６１３₂……
ゲート、１１４，１３３，６１４₁，６１４₂，６
３２₁，６３２₂……レジスタ、１２０₀，１２０
_１，６２０……ビデオデータバス、１３０₁，１３
０₂，６３０₁，６３０₂……表示出力モジユール、
１３２，６３３₁，６３３₂……セレクタ、１３
４，６３１₁，６３１₂……並列／直列変換回路
（PSC）、６１５₁，６１５₂……排他的論理和回路
（EX−OR）。

Claims

【特許請求の範囲】１画面走査に同期して画面情報を発生する手段
を有する複数の表示メモリモジユールと、複数の
チヤネルが時分割多重使用するためのビデオデー
タバスと、このビデオデータバス上のデータが必
要に応じてロードされ、該データをシリアルビデ
オ信号に変換して対応する表示モニタに出力する
ための並列／直列変換回路を有する複数の表示出
力モジユールとを具備し、上記表示メモリモジユ
ールが、所望のチヤネルを割り当て指定するため
の第１種チヤネル指定情報が設定される第１レジ
スタと、この第１レジスタの内容に応じて対応す
るチヤネル用のバス出力許可信号を出力する手段
と、このバス出力許可信号に応じて上記画面情報
を上記ビデオデータバス上に出力するゲートとを
備え、上記表示出力モジユールが、所望のチヤネ
ルからのデータロードを指定するための第２種チ
ヤネル指定情報が設定される第２レジスタと、こ
の第２レジスタの内容に応じて対応するチヤネル
用のロードクロツクを上記並列／直列変換回路に
出力する手段とを備えていることを特徴とする表
示制御装置。２チヤネル数がＮである場合に、上記バス出力
許可信号およびロードクロツクはそれぞれＮ種で
あり、これらＮ種のバス出力許可信号およびＮ種
のロードクロツクは同一周期で互いに位相が
360゜／Ｎ異なつていることを特徴とする特許請求
の範囲第１項記載の表示制御装置。