JPH11110346A - データ転送回路 - Google Patents

Abstract

(57)【要約】 【課題】周波数が整数倍である複数のクロック信号によ
って各々制御される複数のレジスタの間で確実にデータ
を転送できるデータ転送回路の提供。 【解決手段】イネーブル信号の状態に応じて、第１のク
ロック信号でデータを保持する少なくとも２つの第１の
レジスタと、コントロール信号の状態に応じて、少なく
とも２つの第１のレジスタの出力信号のいずれか１つを
選択的に出力するマルチプレクサと、第２のクロック信
号でマルチプレクサの出力信号を保持する第２のレジス
タとを備え、少なくとも２つの第１のレジスタに、各々
少なくとも第２のクロック信号の１周期分の時間以上ず
らして、少なくとも第２のクロック信号の２周期分の時
間以上データを保持することにより、上記課題を解決す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数が整数倍で
ある複数のクロック信号によって各々制御される複数の
レジスタの間でデータを転送するデータ転送回路に関す
るものである。

【０００２】

【従来の技術】図６は、従来のデータ転送回路の一例の
構成回路図である。図示例のデータ転送回路２２は２つ
のレジスタ２４，２８を有する。入力データＤＩはレジ
スタ２４のデータ入力端子に入力され、レジスタ２４か
ら出力されるデータはレジスタ２８のデータ入力端子に
入力され、レジスタ２８からは出力データＤＯが出力さ
れている。また、レジスタ２４，２８のクロック入力端
子には、各々クロック信号ＣＫ１，ＣＫ２が入力されて
いる。

【０００３】データ転送回路２２において、クロック信
号ＣＫ１，ＣＫ２が、両者の周波数が等しい場合を含め
て一方の周波数が他方の周波数の整数倍であり、かつ、
その位相がほぼ同期しているという関係の下では、入力
データＤＩが、クロック信号ＣＫ１の立ち上がりでレジ
スタ２４に保持され、クロック信号ＣＫ１の１つ前の立
ち上がりでレジスタ２４に保持されたデータが、クロッ
ク信号ＣＫ２の立ち上がりでレジスタ２８に保持されて
出力データＤＯとして出力される。

【０００４】しかしながら、データ転送回路２２におい
て、例えばクロック信号ＣＫ２の位相が、クロック信号
ＣＫ１の位相に対してレジスタ２４によるデータの出力
遅延時間以上に遅れている場合、レジスタ２８には、ク
ロック信号ＣＫ１の１つ前の立ち上がりでレジスタ２４
に保持された入力データＤＩではなく、クロック信号の
今回の立ち上がりでレジスタ２４に保持された入力デー
タＤＩがそのまま保持されてしまうといういわゆるデー
タの筒抜けが発生する。

【０００５】これに対して、従来のデータ転送回路２２
においては、例えばレジスタ２４，２８の間に遅延回路
を挿入し、レジスタ２４から出力されるデータを一定時
間遅延させたり、あるいは、レジスタ２４，２８の間
に、さらに、クロック信号ＣＫ１，ＣＫ２の反転信号
（立ち下がり）で動作するレジスタを挿入し、レジスタ
２４から出力されるデータを一旦レジスタ２４，２８の
間に挿入したレジスタに保持することによって、データ
の筒抜けを防止している。

【０００６】例えば、図７（ａ）および（ｂ）に示すデ
ータ転送回路３０，３２は、上述するように、図６に示
すデータ転送回路２２において、さらに、レジスタ２
４，２８の間に、各々クロック信号ＣＫ１，ＣＫ２の立
ち下がりで動作するレジスタ２６を有するもので、レジ
スタ２６のデータ入力端子にはレジスタ２４の出力信号
が入力され、レジスタ２６の出力信号はレジスタ２８の
データ入力端子に入力されている。

【０００７】これらのデータ転送回路３０，３２におい
ては、入力データＤＩが、クロック信号ＣＫ１の立ち上
がりでレジスタ２４に保持され、レジスタ２４から出力
されるデータが、図７（ａ）のデータ転送回路では、ク
ロック信号ＣＫ１の立ち下がりでレジスタ２６に保持さ
れ、図７（ｂ）のデータ転送回路では、クロック信号Ｃ
Ｋ２の立ち下がりでレジスタ２６に保持され、その後、
クロック信号ＣＫ２の立ち上がりでレジスタ２８に保持
されて出力データＤＯとして出力される。

【０００８】しかしながら、これらのデータ転送回路３
０，３２においても、クロック信号ＣＫ１，ＣＫ２の位
相のずれが大きくなり、例えば図８に示すように、クロ
ック信号ＣＫ２の位相が、クロック信号ＣＫ１の位相に
対してレジスタによるデータの出力遅延時間以上に遅れ
ている場合、レジスタ２８，２６に入力されるデータの
セットアップ時間のマージンが減少し、図６に示すデー
タ転送回路２２の場合と全く同じように、データの筒抜
けが発生するという問題があった。

【０００９】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく問題点をかえりみて、周波数が整数倍
である複数のクロック信号によって各々制御される複数
のレジスタの間で確実にデータを転送することができる
データ転送回路を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、互いに周波数が整数倍である第１および
第２のクロック信号によって各々制御される第１および
第２のレジスタの間でデータを転送するデータ転送回路
であって、前記データを保持するための許可信号である
イネーブル信号を発生する第１の制御回路と、前記イネ
ーブル信号の状態に応じて、前記第１のクロック信号で
前記データを保持する少なくとも２つの前記第１のレジ
スタと、これらの少なくとも２つの第１のレジスタの出
力信号のいずれか１つを出力するための選択信号である
コントロール信号を発生する第２の制御回路と、前記コ
ントロール信号の状態に応じて、前記少なくとも２つの
第１のレジスタの出力信号のいずれか１つを選択的に出
力するマルチプレクサと、前記第２のクロック信号で前
記マルチプレクサの出力信号を保持する前記第２のレジ
スタとを有し、前記少なくとも２つの第１のレジスタに
は、各々前記データが少なくとも前記第２のクロック信
号の１周期分の時間以上ずらして、少なくとも前記第２
のクロック信号の２周期分の時間以上保持されることを
特徴とするデータ転送回路を提供するものである。

【００１１】

【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のデータ転送回路を詳細に説明
する。

【００１２】図１は、本発明のデータ転送回路の一実施
例の構成回路図である。図示例のデータ転送回路１０
は、互いに周波数が整数倍であるクロック信号ＣＫ１，
ＣＫ２によって各々制御されるレジスタ１４ａ，１４ｂ
およびレジスタ２０の間で入力データＤＩを出力データ
ＤＯとして転送するもので、レジスタ１４ａ，１４ｂお
よびレジスタ２０の他、分周回路１２，１６およびマル
チプレクサ１８を有する。

【００１３】ここで、分周回路１２にはクロック信号Ｃ
Ｋ１が入力され、分周回路１２からは、イネーブル信号
Ｅ１，Ｅ２が出力されている。分周回路１２は、クロッ
ク信号ＣＫ１の立ち下がりでクロック信号ＣＫ１を２分
周し、イネーブル信号Ｅ１およびその反転信号であるイ
ネーブル信号Ｅ２を出力する。イネーブル信号Ｅ１，Ｅ
２は、各々レジスタ１４ａ，１４ｂが、クロック信号Ｃ
Ｋ１の立ち上がりで入力データＤＩを保持するための許
可信号である。

【００１４】レジスタ１４ａ，１４ｂのデータ入力端子
にはともに入力データＤＩが入力され、そのクロック入
力端子にはともにクロック信号ＣＫ１が入力され、その
イネーブル入力端子には、各々分周回路１２から出力さ
れるイネーブル信号Ｅ１，Ｅ２が入力されている。レジ
スタ１４ａ，１４ｂは、図示例においては、各々イネー
ブル信号Ｅ１，Ｅ２がハイレベルの場合に、クロック信
号ＣＫ１の立ち上がりで入力データＤＩを保持する。

【００１５】分周回路１６にはクロック信号ＣＫ２が入
力され、分周回路１６からは、コントロール信号Ｃ１，
Ｃ２が出力されている。分周回路１６は、クロック信号
ＣＫ２の立ち下がりでクロック信号ＣＫ２を２分周し、
コントロール信号Ｃ１およびその反転信号であるコント
ロール信号Ｃ２を出力する。コントロール信号Ｃ１，Ｃ
２は、マルチプレクサ１８が、レジスタ１４ａ，１４ｂ
のいずれかの出力信号を出力するための選択信号であ
る。

【００１６】マルチプレクサ１８のデータ入力端子に
は、各々レジスタ１４ａ，１４ｂの出力信号が入力さ
れ、その選択入力端子には、各々分周回路１６から出力
されるコントロール信号Ｃ１，Ｃ２が入力されている。
マルチプレクサ１８は、図示例においては、コントロー
ル信号Ｃ１がハイレベルの場合に、レジスタ１４ａの出
力信号Ａを選択的に出力し、コントロール信号Ｃ２がハ
イレベルの場合に、レジスタ１４ｂの出力信号Ｂを選択
的に出力する。

【００１７】レジスタ２０のデータ入力端子には、マル
チプレクサ１８の出力信号が入力され、そのクロック入
力端子にはクロック信号ＣＫ２が入力され、レジスタ２
０からは出力データＤＯが出力されている。レジスタ２
０は、クロック信号ＣＫ２の立ち上がりで、マルチプレ
クサ１８の出力信号、すなわち、マルチプレクサ１８か
ら選択的に出力されるレジスタ１４ａの出力信号Ａまた
はレジスタ１４ｂの出力信号Ｂのいずれかを保持する。

【００１８】本発明のデータ転送回路１０は、基本的
に、以上のような構成を有する。次に、本発明のデータ
転送回路１０の動作について説明する。

【００１９】まず、図２は、本発明のデータ転送回路の
動作を表す一実施例のタイミングチャートである。この
タイミングチャートは、クロック信号ＣＫ１，ＣＫ２の
周波数が等しく、かつ、ほぼ同位相である場合のデータ
転送回路１０の動作の一例を表すものである。なお、こ
のタイミングチャートでは、入力データＤＩとして、ｄ
０，ｄ１，…，ｄ７，… が、この順番でクロック信号
ＣＫ１の立ち上がりに同期して順次入力されるものとす
る。

【００２０】このタイミングチャートに示すように、ク
ロック信号ＣＫ１は、分周回路１２によってその立ち下
がりで２分周され、分周回路１２からは、クロック信号
ＣＫ１の２倍の周期を持つイネーブル信号Ｅ１，Ｅ２が
出力される。また、クロック信号ＣＫ２は、分周回路１
６によってその立ち下がりで２分周され、分周回路１６
からは、クロック信号ＣＫ２の２倍の周期を持つコント
ロール信号Ｃ１，Ｃ２が出力される。

【００２１】データ転送回路１０において、入力データ
ＤＩは、各々イネーブル信号Ｅ１，Ｅ２がハイレベルの
場合に、クロック信号ＣＫ１の立ち上がりで各々のレジ
スタ１４ａ，１４ｂに保持され、各々信号Ａ，Ｂとして
出力される。この実施例の場合、レジスタ１４ａには、
クロック信号ＣＫ１の立ち上がりでｄ０，ｄ２，ｄ４，
… が順次保持され、レジスタ１４ｂには、クロック信
号ＣＫ１の立ち上がりでｄ１，ｄ３，ｄ５，… が順次
保持される。

【００２２】すなわち、レジスタ１４ａには、偶数番目
の入力データＤＩであるｄ０，ｄ２，ｄ４，… が、同
じように、レジスタ１４ｂには、奇数番目の入力データ
ＤＩであるｄ１，ｄ３，ｄ５，… が、各々入力データ
ＤＩの２周期分、すなわち、クロック信号ＣＫ２の２周
期分の時間保持される。また、レジスタ１４ａ，１４ｂ
に保持される入力データＤＩは、互いにクロック信号Ｃ
Ｋ１の１周期分、すなわち、クロック信号ＣＫ２の１周
期分の時間ずらして保持される。

【００２３】レジスタ１４ａ，１４ｂから出力される信
号Ａ，Ｂはマルチプレクサ１８に入力され、マルチプレ
クサ１８からは、コントロール信号Ｃ１がハイレベルの
場合に、レジスタ１４ａの出力信号Ａが選択的に出力さ
れ、コントロール信号Ｃ２がハイレベルの場合に、レジ
スタ１４ｂの出力信号Ｂが選択的に出力される。マルチ
プレクサ１８の出力信号は、クロック信号ＣＫ２の立ち
上がりでレジスタ２０に保持され、出力データＤＯとし
て出力される。

【００２４】このように、データ転送回路１０において
は、入力データＤＩを２相のデータに分割して各々クロ
ック信号ＣＫ２の２周期分の時間保持し、クロック信号
ＣＫ２に対する信号Ａ，Ｂのセットアップ時間およびホ
ールド時間を、この実施例の場合、各々クロック信号Ｃ
Ｋ２の１周期分の時間まで大きくしているため、クロッ
ク信号ＣＫ１，ＣＫ２によって各々制御されるレジスタ
１４ａ、１４ｂおよびレジスタ２０の間でもデータを確
実に転送することができる。

【００２５】続いて、図３（ａ）および（ｂ）のタイミ
ングチャートを参照しながら、周波数が等しいクロック
信号ＣＫ１，ＣＫ２の位相がずれている場合の本発明の
データ転送回路の動作について説明する。ここで、図３
（ａ）および（ｂ）のタイミングチャートは、それぞれ
クロック信号ＣＫ１がクロック信号ＣＫ２よりも遅い場
合、および、クロック信号ＣＫ１がクロック信号ＣＫ２
よりも早い場合のデータ転送回路１０の動作の一例を表
すものである。

【００２６】これらのタイミングチャートに示すよう
に、データ転送回路１０においては、クロック信号ＣＫ
１がクロック信号ＣＫ２よりも遅い場合であっても、ク
ロック信号ＣＫ２に対する信号Ａのセットアップ時間
は、クロック信号ＣＫ２の１／２周期分の時間以上のマ
ージンがあるし、クロック信号ＣＫ１がクロック信号Ｃ
Ｋ２よりも早い場合であっても、クロック信号ＣＫ２に
対する信号Ａのホールド時間は、クロック信号ＣＫ２の
１／２周期分の時間以上のマージンがある。

【００２７】このように、この実施例のデータ転送回路
１０の場合、周波数が等しいクロック信号ＣＫ１，ＣＫ
２の位相が一致している場合、クロック信号ＣＫ２に対
する信号Ａのセットアップ時間およびホールド時間は、
各々クロック信号ＣＫ２の１周期分のマージンがあるた
め、例えばクロック信号ＣＫ１，ＣＫ２の位相が１／２
周期分の時間以上ずれた場合であっても、レジスタ１４
ａ、１４ｂおよびレジスタ２０の間でデータを確実に転
送することができる。

【００２８】次に、図４および図５に示すタイミングチ
ャートを参照しながら、クロック信号ＣＫ１，ＣＫ２の
周波数が違う場合の本発明のデータ転送回路の動作につ
いて説明する。ここで、図４のタイミングチャートは、
クロック信号ＣＫ１がクロック信号ＣＫ２の２倍の周波
数である場合、図５のタイミングチャートは、クロック
信号ＣＫ２がクロック信号ＣＫ１の２倍の周波数である
場合の本発明のデータ転送回路の動作の一例を表すもの
である。

【００２９】まず、図４に示すタイミングチャートにお
いて、イネーブル信号Ｅ１，Ｅ２は、クロック信号ＣＫ
１の立ち下がりで４分周（クロック信号ＣＫ２の２分
周）され、レジスタ１４ａ，１４ｂには、各々入力デー
タＤＩがクロック信号ＣＫ１の４周期分（クロック信号
ＣＫ２の２周期分）の時間保持され、レジスタ１４ａ，
１４ｂに保持されるデータは、互いにクロック信号ＣＫ
１の２周期分（クロック信号ＣＫ２の１周期分）の時間
ずらして保持される。

【００３０】これに対して、図５に示すタイミングチャ
ートにおいて、イネーブル信号Ｅ１，Ｅ２は、クロック
信号ＣＫ１の立ち下がりで２分周（クロック信号ＣＫ２
の４分周）され、レジスタ１４ａ，１４ｂには、各々入
力データＤＩがクロック信号ＣＫ１の２周期分（クロッ
ク信号ＣＫ２の４周期分）の時間保持され、レジスタ１
４ａ，１４ｂに保持されるデータは、互いにクロック信
号ＣＫ１の１周期分（クロック信号ＣＫ２の２周期分）
の時間ずらして保持される。

【００３１】これらのタイミングチャートに示すよう
に、本発明のデータ転送回路においては、少なくともク
ロック信号ＣＫ２の１周期分の時間以上ずらして、少な
くともクロック信号ＣＫ２の２周期分の時間以上、レジ
スタ１４ａ，１４ｂに各々入力データＤＩを保持するこ
とによって、クロック信号ＣＫ１により制御されるレジ
スタ１４ａ，１４ｂから、クロック信号ＣＫ２により制
御されるレジスタ２０へ確実にデータを転送することが
できる。

【００３２】以上、本発明のデータ転送回路について詳
細に説明したが、本発明は上記実施例に限定されず、本
発明の主旨を逸脱しない範囲において、種々の改良や変
更をしてもよいのはもちろんである。

【００３３】例えば、本発明のデータ転送回路の構成要
件の１つである第１および第２の制御回路として、上記
実施例においては、各々分周回路１２，１６を用いる場
合の一例を示しているが、本発明の第１および第２の制
御回路の具体的な回路構成は、特に分周回路１２，１６
に限定されるものではなく、各々イネーブル信号および
コントロール信号を発生することができれば、どのよう
な回路構成のものであってもよい。

【００３４】また、イネーブル信号およびコントロール
信号は、第１のレジスタの各々に対応して１本ずつ設け
るのが、第１のレジスタの各々を個別に制御できるので
好ましいが、例えば第１のレジスタが２つに分割されて
いる場合には１本、あるいは、４つに分割されている場
合には２本、８つに分割されている場合には３本という
ように、各々エンコードされたイネーブル信号およびコ
ントロール信号を用いるようにしてもよい。

【００３５】また、上記実施例では、本発明の構成要件
の１つである第１のレジスタとして、２つのレジスタ１
４ａ，１４ｂを設ける場合の一例を示しているが、本発
明はこれに限定されず、第１のレジスタの個数（分割
数）は２つ以上であれば特に上限はなく、例えば３つに
分割してもよいし、あるいは、４つ以上に分割してもよ
い。なお、第１のレジスタの個数は、クロック信号ＣＫ
１，ＣＫ２の周波数に応じて適宜決めればよい。

【００３６】また、実施例では、２つのクロック信号Ｃ
Ｋ１，ＣＫ２によって各々制御されるレジスタ１４ａ，
１４ｂおよびレジスタ２０の間でデータを転送する場合
の一例を示しているが、本発明は、３つ以上のクロック
信号によって各々制御される複数のレジスタ間でデータ
を転送する場合にも適用可能である。また、本発明のデ
ータ転送回路は、例えば同じ１つの半導体装置内でのデ
ータ転送、あるいは、２つ以上の半導体装置間でのデー
タ転送にも適用可能である。

【００３７】

【発明の効果】以上詳細に説明した様に、本発明のデー
タ転送回路は、イネーブル信号の状態に応じて、第１の
クロック信号で少なくとも２つの第１のレジスタにデー
タを保持し、コントロール信号の状態に応じて、少なく
とも２つの第１のレジスタの出力信号のいずれか１つを
マルチプレクサによって選択的に出力し、第２のクロッ
ク信号で第２のレジスタにマルチプレクサの出力信号を
保持するものである。本発明のデータ転送回路によれ
ば、少なくとも２つの第１のレジスタに、各々少なくと
も第２のクロック信号の１周期分の時間以上ずらして、
少なくとも第２のクロック信号の２周期分の時間以上デ
ータが保持されるため、第１のレジスタの分割数に応じ
て、第２のクロック信号に対するセットアップ時間およ
びホールド時間のマージンを適宜増大させることがで
き、第１および第２のレジスタ間でデータを確実に転送
することができる。

【図面の簡単な説明】

【図１】 本発明のデータ転送回路の一実施例の構成回
路図である。

【図２】 本発明のデータ転送回路の動作を表す一実施
例のタイミングチャートである。

【図３】 （ａ）および（ｂ）は、ともに本発明のデー
タ転送回路の動作を表す別の実施例のタイミングチャー
トである。

【図４】 本発明のデータ転送回路の動作を表すさらに
別の実施例のタイミングチャートである。

【図５】 本発明のデータ転送回路の動作を表すさらに
別の実施例のタイミングチャートである。

【図６】 従来のデータ転送回路の一例の構成回路図で
ある。

【図７】 （ａ）および（ｂ）は、ともに従来のデータ
転送回路の別の実施例の構成回路図である。

【図８】 従来のデータ転送回路の動作を表す一例のタ
イミングチャートである。

【符号の説明】

１０，２２，３０，３２ データ転送回路 １２，１６ 分周回路 １４ａ，１４ｂ，２０，２４，２６，２８ レジスタ １８ マルチプレクサ ＣＫ１，ＣＫ２ クロック信号 ＤＩ 入力データ ＤＯ 出力データ Ｅ１，Ｅ２ イネーブル信号 Ｃ１，Ｃ２ コントロール信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】互いに周波数が整数倍である第１および第
   ２のクロック信号によって各々制御される第１および第
   ２のレジスタの間でデータを転送するデータ転送回路で
   あって、 前記データを保持するための許可信号であるイネーブル
   信号を発生する第１の制御回路と、前記イネーブル信号
   の状態に応じて、前記第１のクロック信号で前記データ
   を保持する少なくとも２つの前記第１のレジスタと、こ
   れらの少なくとも２つの第１のレジスタの出力信号のい
   ずれか１つを出力するための選択信号であるコントロー
   ル信号を発生する第２の制御回路と、前記コントロール
   信号の状態に応じて、前記少なくとも２つの第１のレジ
   スタの出力信号のいずれか１つを選択的に出力するマル
   チプレクサと、前記第２のクロック信号で前記マルチプ
   レクサの出力信号を保持する前記第２のレジスタとを有
   し、 前記少なくとも２つの第１のレジスタには、各々前記デ
   ータが少なくとも前記第２のクロック信号の１周期分の
   時間以上ずらして、少なくとも前記第２のクロック信号
   の２周期分の時間以上保持されることを特徴とするデー
   タ転送回路。