JPH0249426A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH0249426A
JPH0249426A JP20035888A JP20035888A JPH0249426A JP H0249426 A JPH0249426 A JP H0249426A JP 20035888 A JP20035888 A JP 20035888A JP 20035888 A JP20035888 A JP 20035888A JP H0249426 A JPH0249426 A JP H0249426A
Authority
JP
Japan
Prior art keywords
film
resist
pattern
coated
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20035888A
Other languages
English (en)
Other versions
JP2503256B2 (ja
Inventor
Yoshiaki Sano
佐野 芳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63200358A priority Critical patent/JP2503256B2/ja
Publication of JPH0249426A publication Critical patent/JPH0249426A/ja
Priority to US07/800,728 priority patent/US5190892A/en
Application granted granted Critical
Publication of JP2503256B2 publication Critical patent/JP2503256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はパターン形成方法に間するもので、特に耐熱
性金属のパターンを形成する際に用いて好適なパターン
形成方法に関するものである。
(従来の技術) 近年の半導体装置、例えばシリコン(Si)’a用いた
半導体集積回路においては、W(タングステン)−8i
(タングステンシリサイド)や、W等の耐熱性金属が、
MOS )−ランジスタのゲート電極やオーミ・νりの
引き出し電極等として用いられており、さらに、GaA
sを用いた半導体集積回路においては耐熱性ショットキ
ー電極等としで用いられている。また、W−N(タング
ステンナイトライド)やTa−N(タンタルナイトライ
ド)等の耐熱性金属は温度特性の良い薄膜抵抗体として
利用されている。
ところで、W等の耐熱性金属は、一般に沸点が5000
℃以上であ−るため、抵抗加熱蒸着法や電子ビーム蒸着
法のような成膜法によって薄膜化することが困難である
。従って、W等の配線パターンを形成する際のW薄膜の
形成においては、例えばArイオンをWクーゲットに衝
突させこのタープ・シトからスパッタされたタングステ
ン粒子を試料上に堆積させるスパッタリング法が用いら
れている。以下、W−3iの配線パターンを形成する例
により、スパッタリング法を用いた耐熱性金属のパター
ン形成方法の従来例の説明を行う。
その方法の一つとして通常のパターニング法がある。篤
4図(A)〜(C)はその工程図であり主な工程におけ
る試料の様子を断面図を以って示したものである。
この方法によれば、先ず、スパッタ法により下地11上
にW −S i膜13を被着する(第4図(A))。次
いで、フォトリソグラフィ技術によりこのW−3i膜上
にレジストパターン15ヲ形成した後、例えばSF8を
用いたりアクティブイオンエツチング法(RIE法)に
よりW−3i膜のレジストパターンから露出しでいる部
分をエツチングする(第4図(B))、次いて、レジス
トパターン15ヲ除去してW−8iの配線パターン13
aを得る(第4図(C) ) 、 L/かしこの方法を
用いた場合、RIE法によるエツチング工程においてW
−3iのエツチングが終了した際に下地11がRIE時
のプラズマにざらされることになる。エツチングガスと
してSFs、NF3、CF、等を用いたRIE法は、周
知の通り、シリコン基板、シリコン酸化膜、シリコン窒
化膜等をも容易にエツチングする。従って、W−8iが
形成されている下地がシリコン基板の場合、W−5iの
エツチングを適切なときに終了しないとこのシリコン基
板もエツチングされてしまうという不都合が生じる。同
様に下地上にシリコンやシリコン酸化膜のパターンがあ
る場合にはこれらもエツチングされるため、パターン消
滅、パターンの膜減りが生じる危険性があった。
一方、このような危険性なくパターン形成が出来る方法
としてリフトオフ法がある。第5図(A)〜(C)は、
レジストによるリフトオフ法でW−5iのパターンを形
成する例を断面図を以って示した工程図である。この方
法によれば、先ず、フォトリソグラフィ技術により下地
21上に配線形成予定領域が開口されているレジストパ
ターン23ヲ形成する。なおこのレジストパターン23
の開口部23aの断面形状は、後に行うリフトオフを容
易にするため、逆テーパー形状とするのが良い(第5図
(A))。
次いでスパッタ法によりレジストパターン23ヲ含む下
地21上にW−8i膜25を被着する(第5図(B))
。スパッタ法は、一般に、被着金層の回り込みが良いた
めレジストパターン23の開口部23aの内壁側にもW
−3iが被着するが、開口部23aの形状が逆テーパー
状になっているので内壁の上部にはW −S iは被着
しない(第5図(B))。
次いでこの試料をレジスト溶解液中に浸漬するとレジス
ト溶解液がレジストパターン23の開口部23aの内壁
の、W−3iが被着していない部分(レジストの露出部
分)からレジスト内に侵入しでゆく。これによってリフ
トオフかなされW−81のパターン25a %得ること
が出来る(第5図(C))。
(発明が解決しようとする課題) しかしながら、耐熱性金属のようなパターン形成材料の
薄膜形成は、既に説明したような理由から、スパッタ法
等で行わざるを得す、このため、レジストパターンの開
口部の側壁側にも薄膜は形成され易くなる。従って、レ
ジストの露出部分が小ざくなり易く、このためレジスト
溶解液の侵入が容易でなくなるのでレジストの溶解に要
する時間が長くなるという問題点があった。
ざらに、パターン形成材料の膜厚を厚く形成するような
場合は、レジストパターン開口部の側壁上部にもパター
ン形成材料が被着し易くなるためレジストの露出部分は
ざらに減少する傾向となり、場合によっては側壁レジス
トの露出部分が実質的になくなるようなことも起こり、
リフトオフが非常にしづらくなってしまうという問題点
があった。
また、レジストパターンの開口部の寸法は、開口部の口
部については観測が容易であることから制御が容易であ
るが底部については口部はどには制御しきれない。とこ
ろが第5図に示した方法であるとリフトオフ後に得られ
る配線パターンの寸法は、レジストパターンの開口部の
底部の寸法によって決定されしまうため、従って配線パ
ターンの寸法精度が悪くなると共に配線パターンの縁部
分の形状が歪み易いという問題点があった。
この発明はこのような点(こ鑑みなされたものであり、
従ってこの発明の目的は、指向性の少ない薄膜形成方法
によりパターン形成用材料を薄膜化しこの薄膜をリフト
オフ法でパターニングする際にリフトオフを容易に行う
ことが出来るパターン形成方法を提供することにある。
(課題を解決するための手段) この目的の達成を図るため、この発明のパターン形成方
法によれば、 下地上にレジストパターンを形成する工程と、前述のレ
ジストパターンを含む前述の下地上側に指向性の少ない
被着方法で第−被着膜を被着し、その後指向性の強い被
着方法で第二被着膜を被着する工程と、 この第二被着膜をマスクとして前述の第−被着膜をエツ
チング後前記レジストパターンを溶解除去してリフトオ
フする工程と を含むことを特徴とする。
なおここで云う下地とは、例えばシリコン基板、GaA
s基板等の半導体基板やセラミックス等の種々の基板、
ざらにこれら基板上に種々のパターンが既に形成されて
いるような加工途中の基板等であることが出来る。
またレジストパターンは、それの開口部の側壁が下地に
対し垂直若しくはオーバーハング状になっているものが
好ましい。
また、指向性の少ない被着方法として、例えば既に説明
したようなスパッタ法、ざらにCVD法等を挙げること
が出来る。また、指向性の強い被着方法としては、例え
ば抵抗加熱蒸着法や電子ビーム蒸着法等を挙げることが
出来る。
(作用) この発明のパターン形成方法によれば、レジストパター
ンの開口部の側壁に第−被着膜が被着してしまっても、
第二被着膜をマスクとするエツチング工程によって第−
被着膜のマスクから露出した部分がエツチングされる。
ここで第−被着膜のレジスト開口部の側壁に被着した部
分の膜厚のほうが底部に被着した部分の膜厚より薄いか
ら、レジスト側壁に被着している第−被着膜は底部の第
−被着膜が除去される前に充分にエツチングされる。従
って、下地が露出される前にはレジスト溶解液が侵入す
るに充分なレジスト露出部が確保される。ざらに、底部
の第−被着膜の締部もこのエツチングの際に整形される
ようになる。
また、第−被着膜のエツチングをレジスト開口部側壁に
被着した第−被着膜のエツチングのみにとどめずざらに
進めてその後適切なときに停止するようにすれば、第−
被着膜の第二被着膜から露出する部分が除去されるので
、第二被着膜の寸法で規制される即ちレジストパターン
の開口部の口部の寸法で規制されるパターンが得られる
また、第−被着膜のエツチングの程度にかかわらず、エ
ツチングマスクとして用いた第二被着膜をそのまま残存
させるようにすれば、第−及び第二被着膜から成る積層
パターンを容易に得ることが出来る。
(実施例) 以下、図面を参照し、またパターン形成材料を耐熱性金
属であるW−8iとしてこれの配線パターンを形成する
例により、この発明のパターン形成方法の実施例の説明
を行う、なお、以下の説明に用いる各図はこの発明が理
解できる程度に概略的に示しであるにすぎず、従って、
各構成成分の寸法、形状等はこれら図示例のみに限定さ
れるものでないことは理解されたい。
第:」む起倒 先ずこの発明の蔦−実施例の説明を行う。第1図(A)
〜(D)はこの発明の第一実施例の説明に供する図であ
り、パターン形成工程中の主な工程における試料の様子
を断面図を以って示した工程図である。以下、各工程を
順に説明する。
先ず、下地としての基板31上に通常のフォトリソグラ
フィ法によりレジストパターン33ヲ形成する。このレ
ジストパターン33は配線される予定領域にその配線パ
ターンに対応した下地部分を露出する開口部33a @
有している。そしてこの実施例の場合の開口部33aは
、その口部の幅W、が底部の幅W2より狭くその断面形
状が例えば逆テーパ状(オーバーハング状)となってい
る(第1図(A))。
次にこの開口部33aを有するレジストパターン33ヲ
含む下地31の上側に指向性の少ない被着方法例えばス
パッタ法により、第−被着膜としてW−3i膜35を被
着する(第1図(B))。
次に、このW −S i t135に、下地31に対し
垂直な方向から(蒸着源が基板に対し法線方向に在る状
態)第二被着膜としての例えばA’l (アルミニウム
)膜37を、指向性の強い被着方法としての例えば電子
ビーム加熱蒸着法により蒸着する(第1図(C))。
次に、前記蒸着で得た第二被着II (Ail) 37
をマスクとして前記第−被着膜(W −S i ) 3
57aエツチングするがこの実施例の場合このことを以
下に説明するように行う。
エツチング手法はエッチジグガスをSFeとしたRIE
法とする。そして、レジストパターン33の開口部33
a内のW−3i膜35の、A9膜37から露出している
部分を下地31が露出するところまでエツチングする。
これにより、W−3i膜35のレジストパターンの開口
部33aの側壁に被着した部分は除去されレジストの側
壁が露出すると共ζこ、開口部33aの底部に被着した
部分は整形される(第1図(D))、その後この試料を
レジスト溶解液中に浸漬し、レジスト溶解液でレジスト
33ヲ溶解してレジスト33上のW−3i膜35及びA
9膜37ヲそれぞれリフトオフする。このリフトオフの
際レジストパターンの開口部33aの側壁にはW−3i
が被着しでいないため、レジスト溶解液はレジスト33
に容易に侵入する。
次いでこの場合W−3i膜35上に残存しているA9膜
37を例えば塩酸によって除去し、W−5iのパターン
35aを得る(第1図(E))。
この第一実施例によれば、リフトオフを短時間で行える
ことは勿論のこと、RIE法による第−被着膜のエツチ
ングにより第−被着膜のパターン寸法は第−被着膜37
の寸法即ちレジストパターンの開口部33aの口部の幅
W、と実質的に一敗したものになるため、一般に制御し
ずらく上方からの観測も困難である開口部33aの底部
でパターン寸法が決定される場合に比し、精度の良いパ
ターンが得られるという効果が得られる。
なお、W−3i膜35をA9膜37をマスクとしてRI
E法によりエツチングした後、A9膜37を塩酸により
先ず除去し、その後にリフトオフを行った場合も、この
発明の効果を得ることが出来ることは明らかである。ま
た第一被着Iliをエツチングする手法はRIE法に限
られるものではなくウェットエツチング等の他の好適な
方法でも良い。
第=J1虹例 次にこの発明の第二実施例の説明を行う。この第二実施
例は、第二被着膜をマスクとして第一被着siエツチン
グする工程におけるエツチング量が第一実施例とは異る
場合の実施例である。第2図(A)及び(B)はその説
明に供する図であり、第1図(b)及び(E)との相違
点を試料の断面図を以って示した図である。
第一実施例と同様(こ、下地31上にレジストパターン
33ヲ形成し、次いで指向性の少ない被着法で蔦−被着
膜(W −S i ) 35を形成し、次いで指向性の
強い被着法で第二被着膜(fi)37を形成する。
次に5F87&エツチングガスとしj、=RIE法によ
り、AQ、膜37ヲマスクとしてW−8i膜37ヲエツ
チングするが、この第二実施例の場合このエツチングを
、レジストパターンの開口部33aの側壁に被着してい
るW−3i膜を除去出来る程度の条件で行う、このエツ
チング後の試料の様子は第2図(A)に示す如くなり、
レジストパターンの開口部33aの底部にW−3iが残
存してはいるものの、その側壁はレジスト溶解液が侵入
するために充分な程度に露出されるようになる。その後
、第一実施例と同様にリフトオフを行い、次いでW−3
i膜上に残存しているAQ膜を除去し、第2図(B)に
示すようなW−3i膜のパターン35a %得る。
この第二実施例の場合もレジスト溶解液がレジストに容
易に侵入するのでリフトオフを短時間で行うことができ
る。ざらに、残存させたW−5i膜の縁部をある程度は
整形できるので、その後に絶縁膜等を堆積させる際のス
テップカバレージの改善にも寄与する。またこの第二実
施例の方法の場合は下地がRIE時のプラズマにさらさ
れることが全くないので、下地が工・νチングされたり
、下層のパターンが膜滅ベリするような心配が全くない
という効果が得られる。
募=j1E例 次にこの発明の第三実施例の説明を行う、この第三実施
例は、第−被着膜のマスクとして用いた第二被5IE膜
を除去せずにそのまま配線として使用する場合の例であ
る。第3図(A)及びCB)はその説明に供する図であ
り、第3図(A)は第一実施例に第三実施例を適用した
例を示したものであり、第3図(8)は第二実施例に第
三実施例を適用した例を示したものである。
いづれの場合もA9膜37と下地31との間にW−8i
WA35が介在する多層構造のパターンが得られる。こ
のような構造は、下地31が例えばSiや金(Au)等
のようにAQと反応し易いものの場合Wがバリヤとなっ
て相互拡散を防ぐ効果を示す。
従って、例えば配線中の長い引き回しを行う部分等で配
線抵抗の低減を目的として剋膜を積層させる場合などに
この構造を用いれば好適である。また、このような構造
は、レジスト開口部33a内の第二被着膜の除去を行わ
ないだけで容易に自動的に得ることができるので、形成
も容易である。
なお、上述の各実施例はパターン形成用材料を耐熱性金
属とした例で説明しているが、この発明はこのような材
料にのみ適用できるという訳ではない、指向性の少ない
成膜方法でしか成膜ができず、然も、その材料の本質的
な問題或いは工程上の都合上リフトオフでバターニング
せ、ざるを得ないようなパターン形成材料のバターニン
グにも、この発明を適用できることは明らかである。ま
た、当然のことながら第二被着膜の材貢は、第−被着膜
の材貢及びこれのエツチング方法に応じて適正な材料に
変更できる。
(発明の効果) 上述した説明からも明らかなように、この発明のパター
ン形成方法によれば、第−被着膜(パターン形成用材料
)の、レジストパターンの開口部の側壁に被着した部分
を除去してからこのレジスト溶解によるリフトオフを行
うので、W−8i等のような耐熱性金属のようにスパッ
タ法でしか有効な成膜が行えずこのため成膜時の指向性
が少ないためにレジストパターンの開口部側壁に膜が被
着しリフトオフが困難となっていたパターン形成用材料
であっても、容易にリフトオフが行えるようになる。
【図面の簡単な説明】
第1図(A)〜(E)は、この発明のパターン形成方法
の第一実施例の説明に供する工程図、第2図(A)及び
CB)は、この発明のパターン形成方法の第二実施例の
説明に供する図であつ、その特徴部分のみ示した工程図
、 第3図(A)及び(8)は、この発明のパターン形成方
法の第三実施例の説明(こ供する図であり、その特徴部
分の説明に供する図、 篤4図(A)〜(C)及び第5図(A)〜(C)は、従
来技術の説明に供する図である。 31・・・下地、      33・・・レジストパタ
ーン33a・・・レジストパターンの開口部35・・・
第−被看護 35a −第一被W膜のパターン 37・・・第二被着膜 37a ”・第二被着膜のパターン。

Claims (1)

    【特許請求の範囲】
  1. (1)下地上にレジストパターンを形成する工程と、 前記レジストパターンを含む前記下地上側に指向性の少
    ない被着方法で第一被着膜を被着し、その後指向性の強
    い被着方法で第二被着膜を被着する工程と、 該第二被着膜をマスクとして前記第一被着膜をエッチン
    グ後前記レジストパターンを溶解除去してリフトオフす
    る工程と を含むことを特徴とするパターン形成方法。
JP63200358A 1988-08-11 1988-08-11 パタ―ン形成方法 Expired - Fee Related JP2503256B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63200358A JP2503256B2 (ja) 1988-08-11 1988-08-11 パタ―ン形成方法
US07/800,728 US5190892A (en) 1988-08-11 1991-12-03 Method for forming pattern using lift-off

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63200358A JP2503256B2 (ja) 1988-08-11 1988-08-11 パタ―ン形成方法

Publications (2)

Publication Number Publication Date
JPH0249426A true JPH0249426A (ja) 1990-02-19
JP2503256B2 JP2503256B2 (ja) 1996-06-05

Family

ID=16422972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200358A Expired - Fee Related JP2503256B2 (ja) 1988-08-11 1988-08-11 パタ―ン形成方法

Country Status (1)

Country Link
JP (1) JP2503256B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266461A (ja) * 2006-03-29 2007-10-11 Honda Motor Co Ltd 半導体装置の製造方法
JP2015065280A (ja) * 2013-09-25 2015-04-09 日亜化学工業株式会社 金属膜の形成方法及び発光素子の製造方法
JP2019062176A (ja) * 2017-09-27 2019-04-18 日亜化学工業株式会社 発光素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328507B1 (en) 1998-08-04 2001-12-11 Shoda Iron Works Co., Ltd Working table apparatus for a cutting machine tool

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111325A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 半導体多層電極の製造法
JPS59114826A (ja) * 1982-12-21 1984-07-03 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111325A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 半導体多層電極の製造法
JPS59114826A (ja) * 1982-12-21 1984-07-03 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266461A (ja) * 2006-03-29 2007-10-11 Honda Motor Co Ltd 半導体装置の製造方法
JP2015065280A (ja) * 2013-09-25 2015-04-09 日亜化学工業株式会社 金属膜の形成方法及び発光素子の製造方法
JP2019062176A (ja) * 2017-09-27 2019-04-18 日亜化学工業株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
JP2503256B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
JPH04290232A (ja) 溝埋込み配線形成方法
US5369053A (en) Method for patterning aluminum metallizations
US4977100A (en) Method of fabricating a MESFET
US5190892A (en) Method for forming pattern using lift-off
JP2773072B2 (ja) 半導体素子の金属配線の形成方法
JPH0249426A (ja) パターン形成方法
US5237192A (en) MESFET semiconductor device having a T-shaped gate electrode
JP3424210B2 (ja) 半導体装置およびその製造方法
JP2697796B2 (ja) 半導体装置の製造方法
JPH06151355A (ja) 半導体装置及びその製造方法
US3923562A (en) Process for producing monolithic circuits
JPH0653249A (ja) 半導体装置の製造方法
JP3332326B2 (ja) 半導体ウエハ上への電極形成方法
JPH05326518A (ja) 半導体装置、周辺配線並びにそれらの製造方法
JPH0682641B2 (ja) 半導体集積回路装置の製造方法
JPS62291146A (ja) 半導体装置の製造方法
JPH07201774A (ja) 半導体装置の製造方法
JPH01211946A (ja) 半導体装置の製造方法
JPH05136174A (ja) ゲート電極の形成方法
JPH03259528A (ja) 半導体装置の製造方法
JPH0364933A (ja) 半導体装置の製造方法
JPS62114239A (ja) 半導体装置の製造方法
JPH088261A (ja) 半導体装置の製造方法
JPH0629240A (ja) 半導体装置並びにその製造方法
JPS6068662A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees