JPH05136174A - ゲート電極の形成方法 - Google Patents
ゲート電極の形成方法Info
- Publication number
- JPH05136174A JPH05136174A JP29734691A JP29734691A JPH05136174A JP H05136174 A JPH05136174 A JP H05136174A JP 29734691 A JP29734691 A JP 29734691A JP 29734691 A JP29734691 A JP 29734691A JP H05136174 A JPH05136174 A JP H05136174A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- layer
- vapor deposition
- resist pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 31
- 238000007740 vapor deposition Methods 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 abstract 3
- 230000008021 deposition Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 短ゲートおよび低抵抗でしかも製作中はもと
より製作後に倒壊しない構造のゲート電極を作製する方
法である。 【構成】 下地10に、塗布以外の方法で、成膜層14
を形成した後、ゲート電極の形成領域に開口部16を有
するレジストパターンを設ける。その後、方向性蒸着で
少なくとも成膜層の一部分に金属蒸着層20を設ける。
金属蒸着層20をマスクとして、この蒸着方向と同一の
側から方向性エッチングを行なうことにより、レジスト
パターンの開口部16の底のほぼ中央部から、斜め下方
に向かう穴40を設ける。金属蒸着層を除去した後、こ
の穴を利用して、下地に溝24を掘り、この溝上に蒸着
によりゲート電極46を形成する。ゲート電極46の下
部は溝24に形成され、その上部は、成膜層14の両側
にバランスよく張り出して形成されるので、倒壊の恐れ
は無い。
より製作後に倒壊しない構造のゲート電極を作製する方
法である。 【構成】 下地10に、塗布以外の方法で、成膜層14
を形成した後、ゲート電極の形成領域に開口部16を有
するレジストパターンを設ける。その後、方向性蒸着で
少なくとも成膜層の一部分に金属蒸着層20を設ける。
金属蒸着層20をマスクとして、この蒸着方向と同一の
側から方向性エッチングを行なうことにより、レジスト
パターンの開口部16の底のほぼ中央部から、斜め下方
に向かう穴40を設ける。金属蒸着層を除去した後、こ
の穴を利用して、下地に溝24を掘り、この溝上に蒸着
によりゲート電極46を形成する。ゲート電極46の下
部は溝24に形成され、その上部は、成膜層14の両側
にバランスよく張り出して形成されるので、倒壊の恐れ
は無い。
Description
【0001】
【産業上の利用分野】この発明は、化合物半導体等をも
ちいた半導体素子のゲート電極の形成方法に関する。
ちいた半導体素子のゲート電極の形成方法に関する。
【0002】
【従来の技術】集積回路の超微細化に当り、レジストパ
ターンの微細加工化が進められている。しかしながら、
レジストの解像度にも限界があるため、この解像度の限
界を越えたチャネル方向に幅の狭い、いわゆる細い幅の
ゲート電極を形成する方法が提案されている。
ターンの微細加工化が進められている。しかしながら、
レジストの解像度にも限界があるため、この解像度の限
界を越えたチャネル方向に幅の狭い、いわゆる細い幅の
ゲート電極を形成する方法が提案されている。
【0003】第2図(A)〜(C)は、本出願人に係る
発明者等が特開平3−87036号公報で既に提案して
いる従来の細幅のゲート電極の形成方法を説明するため
の、ゲート電極の形成に着目して示す工程図である。
発明者等が特開平3−87036号公報で既に提案して
いる従来の細幅のゲート電極の形成方法を説明するため
の、ゲート電極の形成に着目して示す工程図である。
【0004】この発明の説明に先立ち、この従来のゲー
ト電極形成方法につき簡単に説明する。この従来の形成
方法によれば、適当な材料からなる下地10の上面であ
ってチャネル形成予定領域12の上側に非塗布材料の成
膜層パターン14を設ける。ここで、非塗布材料とは、
レジストのような塗布によって成膜される材料ではな
く、CVD法、真空蒸着、スパッタ、熱酸化或いはその
他の手法で成膜出来る材料という意味である。また、こ
の成膜層14を、後工程で下地をエッチングしたとき、
このエッチングに耐える材料で形成するか、または、エ
ッチングされても残存する膜厚で形成する。
ト電極形成方法につき簡単に説明する。この従来の形成
方法によれば、適当な材料からなる下地10の上面であ
ってチャネル形成予定領域12の上側に非塗布材料の成
膜層パターン14を設ける。ここで、非塗布材料とは、
レジストのような塗布によって成膜される材料ではな
く、CVD法、真空蒸着、スパッタ、熱酸化或いはその
他の手法で成膜出来る材料という意味である。また、こ
の成膜層14を、後工程で下地をエッチングしたとき、
このエッチングに耐える材料で形成するか、または、エ
ッチングされても残存する膜厚で形成する。
【0005】この成膜層パターン14の形成後、この成
膜層パターンの部分に開口部16を有するレジストパタ
ーン18を形成する。その後、このレジストパターン1
8側から、方向性蒸着技術を用いて、アルミニウム等と
いった、後工程でエッチングマスクとして使用可能な適
当な金属材料を金属蒸着層20を設ける。この時、レジ
ストパターン18上に設けられた金属蒸着層を20aと
し、開口部16内の成膜層パターン14の表面に設けら
れた金属蒸着層を20bで示す。このようにして、図2
の(A)に示すような構造体を得ている。
膜層パターンの部分に開口部16を有するレジストパタ
ーン18を形成する。その後、このレジストパターン1
8側から、方向性蒸着技術を用いて、アルミニウム等と
いった、後工程でエッチングマスクとして使用可能な適
当な金属材料を金属蒸着層20を設ける。この時、レジ
ストパターン18上に設けられた金属蒸着層を20aと
し、開口部16内の成膜層パターン14の表面に設けら
れた金属蒸着層を20bで示す。このようにして、図2
の(A)に示すような構造体を得ている。
【0006】次に、この金属蒸着層20をマスクとして
用いた、垂直方向からのエッチング技術により、成膜層
パターン14に対しエッチングを行なって成膜層パター
ン14に穴22を開け、この穴22の底に下地10の表
面部分を露出させる。その結果、図2の(B)示すよう
な構造体を得ている。この場合、上述した垂直方向から
のエッチングのとき、レジストパターン18の下側にア
ンダーエッチングが進み、そのため、チャネル方向に沿
う方向においてレジストパターン18の下側にまで成膜
層パターン14をエッチングして穴22が形成されてい
る。
用いた、垂直方向からのエッチング技術により、成膜層
パターン14に対しエッチングを行なって成膜層パター
ン14に穴22を開け、この穴22の底に下地10の表
面部分を露出させる。その結果、図2の(B)示すよう
な構造体を得ている。この場合、上述した垂直方向から
のエッチングのとき、レジストパターン18の下側にア
ンダーエッチングが進み、そのため、チャネル方向に沿
う方向においてレジストパターン18の下側にまで成膜
層パターン14をエッチングして穴22が形成されてい
る。
【0007】次に、金属蒸着層20を除去し、然る後、
穴22に露出した下地10の露出面に対してエッチング
を行なって、下地10にゲート電極形成用の溝24を形
成する。そして、この溝24に、ゲート金属を蒸着した
後、レジストパターン18を除去してゲート電極26を
形成し、その結果、図2の(C)に示す構造体を得る。
この場合、このゲート電極26は、下地面上に蒸着され
た部分28および成膜層上に蒸着されて部分28から突
出した部分30とからなる構造となっている。
穴22に露出した下地10の露出面に対してエッチング
を行なって、下地10にゲート電極形成用の溝24を形
成する。そして、この溝24に、ゲート金属を蒸着した
後、レジストパターン18を除去してゲート電極26を
形成し、その結果、図2の(C)に示す構造体を得る。
この場合、このゲート電極26は、下地面上に蒸着され
た部分28および成膜層上に蒸着されて部分28から突
出した部分30とからなる構造となっている。
【0008】この従来の形成方法であると、下地10の
上面に直交し、チャネル方向のゲート電極の幅が狭く、
チャネル方向に沿った方向の断面内でとったゲート電極
の断面積が大なる、低抵抗のゲート電極を得ることがで
きる。
上面に直交し、チャネル方向のゲート電極の幅が狭く、
チャネル方向に沿った方向の断面内でとったゲート電極
の断面積が大なる、低抵抗のゲート電極を得ることがで
きる。
【0009】
【発明が解決しようとする課題】しかしながら、この従
来方法であると、ゲート電極の下部の下地に接する側の
部分のチャネル方向に沿う方向の長さは短いが、ゲート
電極の上部の、チャネル方向の長さが長くなっていしま
う。そのため、ゲート電極の形状は不安定形状となって
おり、ゲート電極形成工程中、或いは、その後の工程中
にゲート電極がその上部の張り出した方向に倒れてゲー
ト電極が破壊する恐れがあった。
来方法であると、ゲート電極の下部の下地に接する側の
部分のチャネル方向に沿う方向の長さは短いが、ゲート
電極の上部の、チャネル方向の長さが長くなっていしま
う。そのため、ゲート電極の形状は不安定形状となって
おり、ゲート電極形成工程中、或いは、その後の工程中
にゲート電極がその上部の張り出した方向に倒れてゲー
ト電極が破壊する恐れがあった。
【0010】この発明の目的は、従来方法で形成した場
合のゲート電極が有する利点を保持し、しかも、ゲート
電極の倒壊が起こりにくいようにした、ゲート電極の形
成方法を提供することにある。
合のゲート電極が有する利点を保持し、しかも、ゲート
電極の倒壊が起こりにくいようにした、ゲート電極の形
成方法を提供することにある。
【0011】
【課題を解決するための手段】この膜的の達成を図るた
め、この発明のゲート電極の形成方法によれば、 (a)下地上に非塗布材料の成膜層を設ける工程と、 (b)該成膜層の部分的な露出面を与える開口部を設け
る工程と、 (c)前記成膜層の露出面と、レジストパターンの上面
とに方向性蒸着技術を用いて金属蒸着層を設ける工程
と、 (d)該金属蒸着層をマスクとし前記成膜層に対して、
前記金属蒸着層の蒸着方向と同一側から、方向性エッチ
ングを行なって該成膜層に下地面を露出する、傾斜した
穴を設ける工程と、 (e)前記金属蒸着層を除去する工程と、 (f)前記穴に露出した、前記下地の露出面に対しエッ
チングを行なって該下地にゲート電極形成用の溝を設け
る工程と、 (g)該溝にゲート金属を蒸着してゲート電極を設ける
工程と、 (h)少なくとも前記レジストパターンを除去する工程
とを含むことを特徴とする。
め、この発明のゲート電極の形成方法によれば、 (a)下地上に非塗布材料の成膜層を設ける工程と、 (b)該成膜層の部分的な露出面を与える開口部を設け
る工程と、 (c)前記成膜層の露出面と、レジストパターンの上面
とに方向性蒸着技術を用いて金属蒸着層を設ける工程
と、 (d)該金属蒸着層をマスクとし前記成膜層に対して、
前記金属蒸着層の蒸着方向と同一側から、方向性エッチ
ングを行なって該成膜層に下地面を露出する、傾斜した
穴を設ける工程と、 (e)前記金属蒸着層を除去する工程と、 (f)前記穴に露出した、前記下地の露出面に対しエッ
チングを行なって該下地にゲート電極形成用の溝を設け
る工程と、 (g)該溝にゲート金属を蒸着してゲート電極を設ける
工程と、 (h)少なくとも前記レジストパターンを除去する工程
とを含むことを特徴とする。
【0012】
【作用】上述したこの発明の構成によれば、下地にゲー
ト電極形成用の溝を設けるための穴を成膜層に形成する
とき、次のような処理を行なっている。
ト電極形成用の溝を設けるための穴を成膜層に形成する
とき、次のような処理を行なっている。
【0013】方向性蒸着技術を用いて、成膜層の、チャ
ネル方向に沿う一方の側によせて金属蒸着層を形成して
から、金属蒸着の方向と同一の側から、この金属蒸着層
をマスクとして方向性エッチングを行なって成膜層に穴
を設けている。そのため、この穴は、傾斜した穴とな
り、しかも、この穴の、チャネル方向に沿う方向の一方
の端縁は金属蒸着層で決まり、他方の端縁はレジストパ
ターンの上端縁で決まる。従って、この穴は、成膜層の
表面ではレジストパターンの開口部の中央または中央よ
りに形成され、よって、チャネル方向に沿った方向の、
この穴の両側に成膜層部分を適当な長さにわたり残存さ
せることができる。そして、この傾斜した穴に露出した
下地面にゲート金属を蒸着すると、ゲート金属は、この
穴の底面に露出している下地面上からこの穴の両側の成
膜層部分へ適当な長さだけ張り出して蒸着される。この
ため、ゲート電極はバランスよい形状となっている。し
かも、このゲート電極のゲート長は短く、また、断面積
も大きくなっているので、低抵抗となっている。
ネル方向に沿う一方の側によせて金属蒸着層を形成して
から、金属蒸着の方向と同一の側から、この金属蒸着層
をマスクとして方向性エッチングを行なって成膜層に穴
を設けている。そのため、この穴は、傾斜した穴とな
り、しかも、この穴の、チャネル方向に沿う方向の一方
の端縁は金属蒸着層で決まり、他方の端縁はレジストパ
ターンの上端縁で決まる。従って、この穴は、成膜層の
表面ではレジストパターンの開口部の中央または中央よ
りに形成され、よって、チャネル方向に沿った方向の、
この穴の両側に成膜層部分を適当な長さにわたり残存さ
せることができる。そして、この傾斜した穴に露出した
下地面にゲート金属を蒸着すると、ゲート金属は、この
穴の底面に露出している下地面上からこの穴の両側の成
膜層部分へ適当な長さだけ張り出して蒸着される。この
ため、ゲート電極はバランスよい形状となっている。し
かも、このゲート電極のゲート長は短く、また、断面積
も大きくなっているので、低抵抗となっている。
【0014】
【実施例】以下、図面を参照して、この発明のゲート電
極の形成方法の実施例につき説明する。
極の形成方法の実施例につき説明する。
【0015】第1図(A)〜(C)は、この発明のゲー
ト電極の形成方法の特色の説明に供する工程図である。
また、図3の(A)〜(D)および図4の(A)〜
(E)は、この発明のゲート電極の形成方法の一実施例
の説明に供する工程図である。各図は、この工程中の主
要段階で得られる構造体を、この発明が理解出来る程度
に、断面図で概略的に示してある。尚、この断面図は下
地の上面に直交しかつチャネル方向に平行に取った断面
の切口に注目して示してある。また、第1図、第3図お
よび第4図において、第2図に示したと同一の構成成分
については、特に言及する場合を除き、第2図の場合と
同一の符号を付して示し、その詳細な説明を省略する。
ト電極の形成方法の特色の説明に供する工程図である。
また、図3の(A)〜(D)および図4の(A)〜
(E)は、この発明のゲート電極の形成方法の一実施例
の説明に供する工程図である。各図は、この工程中の主
要段階で得られる構造体を、この発明が理解出来る程度
に、断面図で概略的に示してある。尚、この断面図は下
地の上面に直交しかつチャネル方向に平行に取った断面
の切口に注目して示してある。また、第1図、第3図お
よび第4図において、第2図に示したと同一の構成成分
については、特に言及する場合を除き、第2図の場合と
同一の符号を付して示し、その詳細な説明を省略する。
【0016】先ず、この発明の特色を図1の(A)〜
(D)を参照して説明する。先ず、下地10上に成膜層
14を形成し、その上側にレジストパターン18を設け
る。このとき、レジストパターン18の開口部16が下
地10のチャネル形成予定領域12が形成されるよう予
定領域上に位置するようにする。次に、このレジストパ
ターン18側から、その開口部16に露出している成膜
層14の表面部分に、方向性蒸着技術を用いて、金属蒸
着層20bを設ける。このとき、下地10の表面に立て
た垂線に対して、θだけ傾斜させた方向から蒸着する。
そのレジストパターン18上にも金属蒸着層20aが形
成される。この蒸着金属層を代表して20で示す。その
結果、図1の(A)に示す構造体を得る。
(D)を参照して説明する。先ず、下地10上に成膜層
14を形成し、その上側にレジストパターン18を設け
る。このとき、レジストパターン18の開口部16が下
地10のチャネル形成予定領域12が形成されるよう予
定領域上に位置するようにする。次に、このレジストパ
ターン18側から、その開口部16に露出している成膜
層14の表面部分に、方向性蒸着技術を用いて、金属蒸
着層20bを設ける。このとき、下地10の表面に立て
た垂線に対して、θだけ傾斜させた方向から蒸着する。
そのレジストパターン18上にも金属蒸着層20aが形
成される。この蒸着金属層を代表して20で示す。その
結果、図1の(A)に示す構造体を得る。
【0017】次に、この金属蒸着層の蒸着角度θとは異
なる角度であるが、その蒸着方向と同一側から、上述の
垂線に対してΨの角度で、方向性エッチングを行なう。
このエッチングによって、成膜層14に傾斜した穴40
を設け、図1の(B)に示すような構造体を得る。この
穴40の、チャネル方向に沿う方向の一方の端縁は金属
蒸着層20bで実質的に決まり、他方の端縁はレジスト
パターン18の上端縁で実質的に決まる。従って、角度
θおよびΨを適当に定めることによって、この穴40
を、成膜層14の表面ではレジストパターン18の開口
部16の中央または中央寄りに位置するように、形成す
ることが出来る。また、チャネル方向に沿った方向の、
この穴40の両側に成膜層部分が、適当な長さにわた
り、残存することとなる。この穴40のチャネル方向の
長さをW4として示してある。
なる角度であるが、その蒸着方向と同一側から、上述の
垂線に対してΨの角度で、方向性エッチングを行なう。
このエッチングによって、成膜層14に傾斜した穴40
を設け、図1の(B)に示すような構造体を得る。この
穴40の、チャネル方向に沿う方向の一方の端縁は金属
蒸着層20bで実質的に決まり、他方の端縁はレジスト
パターン18の上端縁で実質的に決まる。従って、角度
θおよびΨを適当に定めることによって、この穴40
を、成膜層14の表面ではレジストパターン18の開口
部16の中央または中央寄りに位置するように、形成す
ることが出来る。また、チャネル方向に沿った方向の、
この穴40の両側に成膜層部分が、適当な長さにわた
り、残存することとなる。この穴40のチャネル方向の
長さをW4として示してある。
【0018】次に、蒸着金属層20aおよび20bを除
去した後、この穴40側にゲート金属を蒸着すると、こ
の傾斜した穴40に露出した下地面にゲート金属層42
が形成されると共に、レジストパターン18上にゲート
金属層44が形成され、図1の(C)に示すような構造
体を得る。このとき、ゲート金属層42は、この穴40
の底面に露出している下地面上からこの穴40の両側の
成膜層14の露出した部分へ適当な長さだけ張り出して
蒸着される。
去した後、この穴40側にゲート金属を蒸着すると、こ
の傾斜した穴40に露出した下地面にゲート金属層42
が形成されると共に、レジストパターン18上にゲート
金属層44が形成され、図1の(C)に示すような構造
体を得る。このとき、ゲート金属層42は、この穴40
の底面に露出している下地面上からこの穴40の両側の
成膜層14の露出した部分へ適当な長さだけ張り出して
蒸着される。
【0019】次に、リフトオフ技術によって、レジスト
パターン18を除去することによって、ゲート金属層4
4を除去し、続いて、所要に応じ成膜層14を除去し
て、ゲート電極46として供するゲート金属層42を残
存させる。その結果、ゲート電極46はバランスよい形
状となっている。
パターン18を除去することによって、ゲート金属層4
4を除去し、続いて、所要に応じ成膜層14を除去し
て、ゲート電極46として供するゲート金属層42を残
存させる。その結果、ゲート電極46はバランスよい形
状となっている。
【0020】次に、図3および図4を参照して、この発
明の好適実施例につき説明する。尚、ここで、下地10
としては、GaAsのような化合物半導体、Si(シリ
コン)或いはその他の通常の基板として用いられる材料
で形成してある。また、下地10として、いわゆる基板
自体、またはこの基板上にエピタキシャル層等といった
半導体素子を作り込める層を有するものを用いることが
できる。
明の好適実施例につき説明する。尚、ここで、下地10
としては、GaAsのような化合物半導体、Si(シリ
コン)或いはその他の通常の基板として用いられる材料
で形成してある。また、下地10として、いわゆる基板
自体、またはこの基板上にエピタキシャル層等といった
半導体素子を作り込める層を有するものを用いることが
できる。
【0021】以下、この場合の形成工程につき説明す
る。先ず、下地10の上面に非塗布材料の成膜層14を
膜厚約1000A°(A°はオングストロームを表して
いる。)で形成する(図3の(A))。ここで、12は
既に説明したように、チャネル領域が形成される予定領
域とする。また、非塗布材料とは、レジストのような塗
布によって成膜される材料ではなく、CVD法、真空蒸
着、スパッタ、熱酸化或いはその他の手法で成膜できる
材料という意味である。またこの成膜層は、後工程で下
地をエッチングするとき、このエッチングに耐える材料
で形成されるか、またはエッチングされても残存する膜
厚で形成された膜であることが好ましい。この例では、
例えばSiN膜、SiO2 膜、またはその他の適当な絶
縁膜を用いるとする。
る。先ず、下地10の上面に非塗布材料の成膜層14を
膜厚約1000A°(A°はオングストロームを表して
いる。)で形成する(図3の(A))。ここで、12は
既に説明したように、チャネル領域が形成される予定領
域とする。また、非塗布材料とは、レジストのような塗
布によって成膜される材料ではなく、CVD法、真空蒸
着、スパッタ、熱酸化或いはその他の手法で成膜できる
材料という意味である。またこの成膜層は、後工程で下
地をエッチングするとき、このエッチングに耐える材料
で形成されるか、またはエッチングされても残存する膜
厚で形成された膜であることが好ましい。この例では、
例えばSiN膜、SiO2 膜、またはその他の適当な絶
縁膜を用いるとする。
【0022】次に、成膜層14の部分的な露出面を与え
る開口部16を有するレジストパターン18を通常の方
法で設ける(図3の(B))。この開口部16の、チャ
ネル方向に沿う方向の幅Wを例えば0.5μmとする。
る開口部16を有するレジストパターン18を通常の方
法で設ける(図3の(B))。この開口部16の、チャ
ネル方向に沿う方向の幅Wを例えば0.5μmとする。
【0023】次に、レジストパターン18側から、この
レジストパターン18の上面と、成膜層14の露出面上
とに、方向性蒸着技術を用いて、後工程でエッチングマ
スクとして供する、例えばアルミニュム等の金属蒸着層
(代表して20で示す)を設ける(図3の(C))。こ
の場合、図中、金属蒸着層20のうち、成膜層14上に
形成された部分を20bで示し、レジストパターン18
上に形成された部分を20aで示す。また、方向性蒸着
すなわち斜め蒸着のための、下地面に立てた垂線に対す
る角度θは、ゲート長の決め方によって決まる。この金
属蒸着層20bは、開口部16をある程度埋め込むが、
レジストパターン18の存在により、蒸着方向θのかく
れた部分は埋め込まれずに開口したままスリット状に残
存し、成膜層14の一部分が尚も開口部16に露出す
る。
レジストパターン18の上面と、成膜層14の露出面上
とに、方向性蒸着技術を用いて、後工程でエッチングマ
スクとして供する、例えばアルミニュム等の金属蒸着層
(代表して20で示す)を設ける(図3の(C))。こ
の場合、図中、金属蒸着層20のうち、成膜層14上に
形成された部分を20bで示し、レジストパターン18
上に形成された部分を20aで示す。また、方向性蒸着
すなわち斜め蒸着のための、下地面に立てた垂線に対す
る角度θは、ゲート長の決め方によって決まる。この金
属蒸着層20bは、開口部16をある程度埋め込むが、
レジストパターン18の存在により、蒸着方向θのかく
れた部分は埋め込まれずに開口したままスリット状に残
存し、成膜層14の一部分が尚も開口部16に露出す
る。
【0024】次に、この開口部16を部分的に埋め込ん
だ金属蒸着層20bおよび、レジストパターン18上に
形成された金属蒸着層20aをマスクとして用いて、開
口部16に露出した、成膜層14の部分を方向性エッチ
ングによってエッチングする。この方向性エッチングを
行なう方向は、上述した方向性蒸着を行なった方向と同
一の側とする。そして、成膜層14の露出面に対して、
上述した垂線に対して角度Ψの方向から異方性角度エッ
チングを行なって、これに斜めの穴40を形成し下地1
0を部分的に露出させる(図3の(D))。
だ金属蒸着層20bおよび、レジストパターン18上に
形成された金属蒸着層20aをマスクとして用いて、開
口部16に露出した、成膜層14の部分を方向性エッチ
ングによってエッチングする。この方向性エッチングを
行なう方向は、上述した方向性蒸着を行なった方向と同
一の側とする。そして、成膜層14の露出面に対して、
上述した垂線に対して角度Ψの方向から異方性角度エッ
チングを行なって、これに斜めの穴40を形成し下地1
0を部分的に露出させる(図3の(D))。
【0025】形成された穴40は、レジストパターン1
8の解像度よりも高い解像度を与える、幅狭の穴となっ
ている。この幅W4を、例えば、0.1μm程度とす
る。また、穴40のチャネル方向の大きさ(W4)およ
び開口部16の中での穴40の位置は、金属蒸着層20
の蒸着角度θおよび成膜層14のエッチング角度Ψによ
って決まる。この穴の成膜層14の表面での位置は、理
想的には、開口部16の底の中心となるようにするのが
良い。
8の解像度よりも高い解像度を与える、幅狭の穴となっ
ている。この幅W4を、例えば、0.1μm程度とす
る。また、穴40のチャネル方向の大きさ(W4)およ
び開口部16の中での穴40の位置は、金属蒸着層20
の蒸着角度θおよび成膜層14のエッチング角度Ψによ
って決まる。この穴の成膜層14の表面での位置は、理
想的には、開口部16の底の中心となるようにするのが
良い。
【0026】次に、金属蒸着層20を適当な方法を用い
て除去し、図4の(A)に示す構造体を得る。
て除去し、図4の(A)に示す構造体を得る。
【0027】次に、この穴40に露出した下地10の露
出面に対して異方性または等方性エッチング、或いは、
その両者の組み合わせによるエッチングを行なって、こ
の下地10にゲート電極形成用の溝24を設ける(図4
の(B))。この溝24の深さを、例えば、約1000
A°とする。
出面に対して異方性または等方性エッチング、或いは、
その両者の組み合わせによるエッチングを行なって、こ
の下地10にゲート電極形成用の溝24を設ける(図4
の(B))。この溝24の深さを、例えば、約1000
A°とする。
【0028】次に、溝が形成された構造体(図4の
(B)参照)の上側表面に、ゲート金属を蒸着して、溝
24にゲート電極46を形成する(図4の(C))。な
お、図中、この蒸着により、レジストパターン18上に
蒸着されたゲート金属層を44で示す。この場合、この
ゲート金属材料の蒸着により得られるゲート電極46
は、溝24に形成された蒸着層46aと、成膜層14上
に形成された蒸着層46bおよび46cとで形成され
る。成膜層14の膜厚と、溝24の深さと、ゲート金属
材料の蒸着厚とを適当に定めて蒸着層46aと蒸着層4
6bおよび46cとが連続してなる一体構造の層のゲー
ト電極46を得る。この場合のゲート電極46のチャネ
ル方向の幅すなわちゲート長は、成膜層14に設けた穴
40の両端縁(図4の(C)において、左側の成膜層部
分の下側端縁と右側の成膜層部分の上側端縁)の間の幅
W1によって決まり、これはつまりレジストパターン1
8の厚さと金属蒸着層20の蒸着角度θおよび成膜層1
4のエッチング角度Ψによって決まる。また、ゲート電
極46の上部のはり出し部分の長さW2およびW3はレ
ジストの厚みが決まれば、それぞれレジストパターン1
8の端縁と成膜層14のエッチング角度Ψ、レジストパ
ターン18の端縁と金属蒸着層20の蒸着角度θによっ
て決まる。この実施例では、このW2およびW3を、例
えば、0.2μm程度とすることが出来る。尚、これら
成膜層14の厚みとゲート電極46の厚みは、ゲート部
分での成膜層14上の蒸着層46bおよび46cと溝2
4に形成された蒸着層46aとが連絡して形成されるよ
うな厚みとすれば良い。例えば、下地10の溝24の深
さを1000A°とすれば、成膜層14の厚みを100
0A°およびゲート電極46の厚みを5000A°とす
れば良い。
(B)参照)の上側表面に、ゲート金属を蒸着して、溝
24にゲート電極46を形成する(図4の(C))。な
お、図中、この蒸着により、レジストパターン18上に
蒸着されたゲート金属層を44で示す。この場合、この
ゲート金属材料の蒸着により得られるゲート電極46
は、溝24に形成された蒸着層46aと、成膜層14上
に形成された蒸着層46bおよび46cとで形成され
る。成膜層14の膜厚と、溝24の深さと、ゲート金属
材料の蒸着厚とを適当に定めて蒸着層46aと蒸着層4
6bおよび46cとが連続してなる一体構造の層のゲー
ト電極46を得る。この場合のゲート電極46のチャネ
ル方向の幅すなわちゲート長は、成膜層14に設けた穴
40の両端縁(図4の(C)において、左側の成膜層部
分の下側端縁と右側の成膜層部分の上側端縁)の間の幅
W1によって決まり、これはつまりレジストパターン1
8の厚さと金属蒸着層20の蒸着角度θおよび成膜層1
4のエッチング角度Ψによって決まる。また、ゲート電
極46の上部のはり出し部分の長さW2およびW3はレ
ジストの厚みが決まれば、それぞれレジストパターン1
8の端縁と成膜層14のエッチング角度Ψ、レジストパ
ターン18の端縁と金属蒸着層20の蒸着角度θによっ
て決まる。この実施例では、このW2およびW3を、例
えば、0.2μm程度とすることが出来る。尚、これら
成膜層14の厚みとゲート電極46の厚みは、ゲート部
分での成膜層14上の蒸着層46bおよび46cと溝2
4に形成された蒸着層46aとが連絡して形成されるよ
うな厚みとすれば良い。例えば、下地10の溝24の深
さを1000A°とすれば、成膜層14の厚みを100
0A°およびゲート電極46の厚みを5000A°とす
れば良い。
【0029】従って、このゲート電極46も、チャネル
方向の幅は狭く、しかも、断面積が拡がっているので、
ゲート電極46の抵抗値が小さくなる。
方向の幅は狭く、しかも、断面積が拡がっているので、
ゲート電極46の抵抗値が小さくなる。
【0030】次に、リフトオフ工程によりレジストパタ
ーン18を除去する(図4の(D))。続いて、所要に
応じ、成膜層14を除去する(図4の(E))。その結
果、下地10の溝24に形成されているゲート電極46
が残存する(図4の(E))。
ーン18を除去する(図4の(D))。続いて、所要に
応じ、成膜層14を除去する(図4の(E))。その結
果、下地10の溝24に形成されているゲート電極46
が残存する(図4の(E))。
【0031】なお、上述したようにゲート電極上部の両
側の張り出しの長さW2、W3は金属蒸着層20の蒸着
角度θおよび成膜層14のエッチング角度Ψによって決
まるため、ゲート形状を安定なものとするためにW2≒
W3となるようにθとΨを定めてやれば良い。
側の張り出しの長さW2、W3は金属蒸着層20の蒸着
角度θおよび成膜層14のエッチング角度Ψによって決
まるため、ゲート形状を安定なものとするためにW2≒
W3となるようにθとΨを定めてやれば良い。
【0032】
【発明の効果】上述した説明から明らかなように、この
発明によれば、下地上にトランジスタのゲート電極を、
チャネル方向に幅狭で、しかも、断面の大なる、低抵抗
のものとして形成できるということに追加して、下記の
点で従来の形成方法の改良を図ることができる。
発明によれば、下地上にトランジスタのゲート電極を、
チャネル方向に幅狭で、しかも、断面の大なる、低抵抗
のものとして形成できるということに追加して、下記の
点で従来の形成方法の改良を図ることができる。
【0033】ゲート上部を、チャネル方向においてその
両側にはり出しを具える構造に形成することによって、
短ゲートかつ断面積の大なるゲート電極の不安定さをな
くし、ゲート電極形成工程およびその後の工程でゲート
電極が倒れるなどの問題を起こりにくくしたものであ
る。
両側にはり出しを具える構造に形成することによって、
短ゲートかつ断面積の大なるゲート電極の不安定さをな
くし、ゲート電極形成工程およびその後の工程でゲート
電極が倒れるなどの問題を起こりにくくしたものであ
る。
【図1】(A)〜(D)は、この発明のゲート電極の形
成方法の特色を説明するための工程図である。
成方法の特色を説明するための工程図である。
【図2】従来のゲート電極の形成方法の説明に供する工
程図である。
程図である。
【図3】(A)〜(D)は、この発明のゲート電極の実
施例の説明に供する、工程前半の工程図である。
施例の説明に供する、工程前半の工程図である。
【図4】(A)〜(E)は、この発明のゲート電極の実
施例の説明に供する、工程後半の工程図である。
施例の説明に供する、工程後半の工程図である。
10:下地、 12:チャネル形成予定領域、 1
4:成膜層 16:開口部、 18:レジストパターン 20,20a,20b:金属蒸着層、 2
4:溝 40:穴 42、44:ゲート金属層、 4
6:ゲート金属
4:成膜層 16:開口部、 18:レジストパターン 20,20a,20b:金属蒸着層、 2
4:溝 40:穴 42、44:ゲート金属層、 4
6:ゲート金属
Claims (1)
- 【請求項1】 (a)下地上に非塗布材料の成膜層を設
ける工程と、 (b)該成膜層の部分的な露出面を与える開口部を設け
る工程と、 (c)前記成膜層の露出面と、レジストパターンの上面
とに方向性蒸着技術を用いて金属蒸着層を設ける工程
と、 (d)該金属蒸着層をマスクとし前記成膜層に対して、
前記金属蒸着層の蒸着方向と同一側から、方向性エッチ
ングを行なって該成膜層に下地面を露出する、傾斜した
穴を設ける工程と、 (e)前記金属蒸着層を除去する工程と、 (f)前記穴に露出した、前記下地の露出面に対しエッ
チングを行なって該下地にゲート電極形成用の溝を設け
る工程と、 (g)該溝にゲート金属を蒸着してゲート電極を設ける
工程と、 (h)少なくとも前記レジストパターンを除去する工程
とを含むことを特徴とするゲート電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29734691A JPH05136174A (ja) | 1991-11-13 | 1991-11-13 | ゲート電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29734691A JPH05136174A (ja) | 1991-11-13 | 1991-11-13 | ゲート電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136174A true JPH05136174A (ja) | 1993-06-01 |
Family
ID=17845326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29734691A Withdrawn JPH05136174A (ja) | 1991-11-13 | 1991-11-13 | ゲート電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136174A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103101A (zh) * | 2017-06-21 | 2018-12-28 | 清华大学 | 纳米微结构的制备方法 |
-
1991
- 1991-11-13 JP JP29734691A patent/JPH05136174A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103101A (zh) * | 2017-06-21 | 2018-12-28 | 清华大学 | 纳米微结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| JPH0476496B2 (ja) | ||
| JPH0563940B2 (ja) | ||
| US5470767A (en) | Method of making field effect transistor | |
| US5190892A (en) | Method for forming pattern using lift-off | |
| JPH05136174A (ja) | ゲート電極の形成方法 | |
| US6051484A (en) | Semiconductor device and method of manufacturing thereof | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPH05144847A (ja) | 半導体素子の電極の形成方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JP3034709B2 (ja) | ゲート電極の形成方法 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH05299440A (ja) | 半導体装置の製造方法 | |
| JP2612357B2 (ja) | トランジスタのゲート電極の製造方法 | |
| JP3007112B2 (ja) | ゲート電極形成方法 | |
| JPS6161545B2 (ja) | ||
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JP2690378B2 (ja) | 微細パターンの形成方法 | |
| KR0167251B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JPH07201774A (ja) | 半導体装置の製造方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |