JPH0249439A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0249439A JPH0249439A JP63200524A JP20052488A JPH0249439A JP H0249439 A JPH0249439 A JP H0249439A JP 63200524 A JP63200524 A JP 63200524A JP 20052488 A JP20052488 A JP 20052488A JP H0249439 A JPH0249439 A JP H0249439A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gaas
- field effect
- effect transistor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
電界効果トランジスタに関する。
（従来の技術）
ガリウムひ素（ＧａＡｓ）、インジウム燐（ＩｎＰ）な
どの閃亜鉛鉱型の結晶構造を有するｍ−■族化合物半導
体は、シリコン（Ｓ ｉ）よりも電子の移動度が大きく
高速集積回路用の基板材料として用いられている。特に
（１００）面のＧａＡｓ基板を用いたＧａＡｓ電界効果
トランジスタは、光通信用や高速コンピュータ用の集積
回路用基本素子として近年さかんに研究開発が為されて
きている。
どの閃亜鉛鉱型の結晶構造を有するｍ−■族化合物半導
体は、シリコン（Ｓ ｉ）よりも電子の移動度が大きく
高速集積回路用の基板材料として用いられている。特に
（１００）面のＧａＡｓ基板を用いたＧａＡｓ電界効果
トランジスタは、光通信用や高速コンピュータ用の集積
回路用基本素子として近年さかんに研究開発が為されて
きている。
（発明が解決しようとする部属）
従来の化合物半導体集積回路、例えばＧａＡｓショット
キー障壁型電界効果トランジスタ（ＭＥＳＦＥＴ）を回
路構成要素とした集積回路（ＩＣ）は、ＧａＡｓ （１
００）基板面上に形成されている。この場合、ＭＥＳＦ
ＥＴのゲート電極、オーム性電極とＧａＡｓ基板との熱
膨張率の差あるいは、表面保護膜の影響で基板に歪が生
じる。
キー障壁型電界効果トランジスタ（ＭＥＳＦＥＴ）を回
路構成要素とした集積回路（ＩＣ）は、ＧａＡｓ （１
００）基板面上に形成されている。この場合、ＭＥＳＦ
ＥＴのゲート電極、オーム性電極とＧａＡｓ基板との熱
膨張率の差あるいは、表面保護膜の影響で基板に歪が生
じる。
ＧａＡｓのように中心対称性がなく、極性を有する結晶
においては、この様な歪によって圧電効果による電荷が
誘起される。誘起される圧電電荷の符号および大きさは
、テンソルで表される圧電定数によって決まり素子の方
位によって結晶の対称性に基づきテンソルの成分が変化
するため、同一の基板上に作製したＭＥＳＦＥＴでも、
（１００）面上ではゲート電極の方向のよって、しきい
値電圧などが異なる特性の異方性が生じることが、例え
ば、アプライド・フィジックス・レターズ（ＡｐｐＨｅ
ｄ Ｐｈｙｓｌｃｓ Ｌｅｔｔｅｒｓ ）第４５巻、第
３号（１９８４年）２７９頁に報告されている。この圧
電効果による異方性の大きさは、ゲート長が短くなるほ
ど顕著である。集積回路の設計においては、個々の特性
の異なるＦＥＴをすべて考慮して設計することは事実上
不可能で、構成するＦＥＴの特性が均一であることが必
要である。このため、従来のＧａＡｓ集積回路の設計に
おいては特性の揃ったＦＥＴを得るために、ゲート方向
をそろえてＦＥＴを配置しなければならないという制限
があった。
においては、この様な歪によって圧電効果による電荷が
誘起される。誘起される圧電電荷の符号および大きさは
、テンソルで表される圧電定数によって決まり素子の方
位によって結晶の対称性に基づきテンソルの成分が変化
するため、同一の基板上に作製したＭＥＳＦＥＴでも、
（１００）面上ではゲート電極の方向のよって、しきい
値電圧などが異なる特性の異方性が生じることが、例え
ば、アプライド・フィジックス・レターズ（ＡｐｐＨｅ
ｄ Ｐｈｙｓｌｃｓ Ｌｅｔｔｅｒｓ ）第４５巻、第
３号（１９８４年）２７９頁に報告されている。この圧
電効果による異方性の大きさは、ゲート長が短くなるほ
ど顕著である。集積回路の設計においては、個々の特性
の異なるＦＥＴをすべて考慮して設計することは事実上
不可能で、構成するＦＥＴの特性が均一であることが必
要である。このため、従来のＧａＡｓ集積回路の設計に
おいては特性の揃ったＦＥＴを得るために、ゲート方向
をそろえてＦＥＴを配置しなければならないという制限
があった。
本発明は、以上述べた圧電効果による異方性を抑制して
設計自由度及び集積度の向上を図った半導体集積装置を
提供することを目的とする。
設計自由度及び集積度の向上を図った半導体集積装置を
提供することを目的とする。
（課題を解決するための手段）
本発明の電界効果トランジスタは、閃亜鉛鉱型結晶の（
１１１）面上に形成された電界効果トランジスタにおい
て、ゲート電極の方向もしくはチャネルを流れる電流の
方向が任意の方向に配置されていることを特徴とする。
１１１）面上に形成された電界効果トランジスタにおい
て、ゲート電極の方向もしくはチャネルを流れる電流の
方向が任意の方向に配置されていることを特徴とする。
（作用）
以下で本発明の理論的根拠を説明する。圧電効果のＧａ
ＡｓＭＥＳＦＥＴのしきい値電圧への影響は、ゲート中
心部において圧電効果により生じる電位を用いて定性的
に見積ることができることが、例えばアイ・イーＯイー
・イー トランザクション、オン、エレクトロン、デバ
イセズ、第３１巻、第９号（１９８４年）１３７７頁に
示されている。今、その圧電効果によるゲート中心にお
ける電位（Ｖ ｐｚ）を、第１図に示すような、ＧａＡ
ｓ基板上１に形成したｎ型のチャネル２、ｎ゛低抵抗層
３、ゲート電極４、ソース電極５、ドレイン電極６、厚
さｄｆ、内部応力σ、のＳｉｏ。表面保護膜７からなる
耐熱性ゲートセルファラインアライン構造ＧａＡｓＭＥ
ＳＦＥＴについて、エツジフォース近似による応力分布
をＧａＡＳ内に仮定して次の様に求められる。
ＡｓＭＥＳＦＥＴのしきい値電圧への影響は、ゲート中
心部において圧電効果により生じる電位を用いて定性的
に見積ることができることが、例えばアイ・イーＯイー
・イー トランザクション、オン、エレクトロン、デバ
イセズ、第３１巻、第９号（１９８４年）１３７７頁に
示されている。今、その圧電効果によるゲート中心にお
ける電位（Ｖ ｐｚ）を、第１図に示すような、ＧａＡ
ｓ基板上１に形成したｎ型のチャネル２、ｎ゛低抵抗層
３、ゲート電極４、ソース電極５、ドレイン電極６、厚
さｄｆ、内部応力σ、のＳｉｏ。表面保護膜７からなる
耐熱性ゲートセルファラインアライン構造ＧａＡｓＭＥ
ＳＦＥＴについて、エツジフォース近似による応力分布
をＧａＡＳ内に仮定して次の様に求められる。
Ｖｐ、＝（２πσｒ ｄｒ ／ Ｌｏ ） （ｄ
ｘ−’ −３６１□＋４シｄｌｌ°） （第１式
） ここで、Ｌｏはゲート長、νはＧａＡｓのポアッソン定
数（０，２３）を表す。ｄ＋＋’ ｌ。
ｘ−’ −３６１□＋４シｄｌｌ°） （第１式
） ここで、Ｌｏはゲート長、νはＧａＡｓのポアッソン定
数（０，２３）を表す。ｄ＋＋’ ｌ。
ｄｌ：＋“は実効的な圧電定数で、基板の面方位、ゲー
ト電極の向きによって結晶の対称性を反映して変化する
。第３図は、本発明の（１１１）面上のＶｐ□のゲート
電極の方向による変化の様子を示した第１式に基づく計
算結果を示した図である。
ト電極の向きによって結晶の対称性を反映して変化する
。第３図は、本発明の（１１１）面上のＶｐ□のゲート
電極の方向による変化の様子を示した第１式に基づく計
算結果を示した図である。
従来の（１００）面上のＶ２□が、ゲート方向によって
変化するのに対して、本発明の（１１１）面上の場合に
は一定となる。このことから、ゲート方向が異なってい
てもしきい値電圧が圧電効果による変調を受けないこと
かわかる。なおこの効果は閃亜鉛鉱型結晶であれば、Ｇ
ａ Ａ ｓのみでなくＩｎＰやＡ Ｉ ＧａＡｓ５
ＧａＰなどで得られる。
変化するのに対して、本発明の（１１１）面上の場合に
は一定となる。このことから、ゲート方向が異なってい
てもしきい値電圧が圧電効果による変調を受けないこと
かわかる。なおこの効果は閃亜鉛鉱型結晶であれば、Ｇ
ａ Ａ ｓのみでなくＩｎＰやＡ Ｉ ＧａＡｓ５
ＧａＰなどで得られる。
（実施例）
第１図は、本発明の一実施例を示すＧａＡｓＭＥＳＦＥ
Ｔの断面図である。（１１１） ８面の半絶縁性ＧａＡ
ｓ基板１上にＳｉを加速エネルギー３０ｋｅＶ１ ドー
ス量４ｘｌＯ”ｃｍ−２の条件で選択的にイオン注入し
た後、活性化熱処理を行ってチャネル２を形成し、スパ
ッタ法によるＷＳｉ８の被着後、反応性イオンエツチン
グで加工してゲート３を形成し、さらに、そのゲートと
フォトレジストをマスクとして選択的にイオン注入を行
って、低抵抗のコンタクト層４を形成した。さらに、Ａ
ｕＧｅ＠Ｎｉ＊Ａｕからなる多層金属膜を選択的に蒸着
し、４３０度の合金化熱処理を行って、オーム性のソー
ス電極５、ドレイン電極６を形成した。その後、化学的
気相成長法でＳｉｏ２の表面保護膜７を３００ｎｍ成長
した。ゲート電極の方向が互いに直角の関係にある２種
類のＦＥＴを作製した。
Ｔの断面図である。（１１１） ８面の半絶縁性ＧａＡ
ｓ基板１上にＳｉを加速エネルギー３０ｋｅＶ１ ドー
ス量４ｘｌＯ”ｃｍ−２の条件で選択的にイオン注入し
た後、活性化熱処理を行ってチャネル２を形成し、スパ
ッタ法によるＷＳｉ８の被着後、反応性イオンエツチン
グで加工してゲート３を形成し、さらに、そのゲートと
フォトレジストをマスクとして選択的にイオン注入を行
って、低抵抗のコンタクト層４を形成した。さらに、Ａ
ｕＧｅ＠Ｎｉ＊Ａｕからなる多層金属膜を選択的に蒸着
し、４３０度の合金化熱処理を行って、オーム性のソー
ス電極５、ドレイン電極６を形成した。その後、化学的
気相成長法でＳｉｏ２の表面保護膜７を３００ｎｍ成長
した。ゲート電極の方向が互いに直角の関係にある２種
類のＦＥＴを作製した。
第２図は、それら本発明の実施例の２゛種類のＦＥＴの
しきい値電圧のゲート長依存性と、２種類のＦＥＴのし
きい値電圧の差のゲート長依存性を示した実験結果で、
従来の（１００）面上の場合には、２種類のＭＥＳＦＥ
Ｔのしきい値電圧に差が生じているのに対して、方向が
異なってもしきい値電圧は同じであった。（１１１）
Ａ面についても同様の工程でＦＥＴを作製したが、（１
１１）Ｂ面と同じ効果が得られた。以上の実施例におい
てはＧａＡｓを例として説明したが、他の閃亜鉛鉱型結
晶例えばＩ ｎ Ｐ ｓ Ａ Ｉ Ｇ ａ Ａ ｓ １
Ｇ ａ Ｐなどでも本発明の効果は得られる。
しきい値電圧のゲート長依存性と、２種類のＦＥＴのし
きい値電圧の差のゲート長依存性を示した実験結果で、
従来の（１００）面上の場合には、２種類のＭＥＳＦＥ
Ｔのしきい値電圧に差が生じているのに対して、方向が
異なってもしきい値電圧は同じであった。（１１１）
Ａ面についても同様の工程でＦＥＴを作製したが、（１
１１）Ｂ面と同じ効果が得られた。以上の実施例におい
てはＧａＡｓを例として説明したが、他の閃亜鉛鉱型結
晶例えばＩ ｎ Ｐ ｓ Ａ Ｉ Ｇ ａ Ａ ｓ １
Ｇ ａ Ｐなどでも本発明の効果は得られる。
（発明の効果）
以上述べた様に、本発明によれば、しきい値電圧の異方
性がなくなり、従って集積回路の設計自由度の向・上と
集積密度の向上が実現可能となり、より高速な化合物半
導体ＬＳＩの実現が可能となるという効果がある。
性がなくなり、従って集積回路の設計自由度の向・上と
集積密度の向上が実現可能となり、より高速な化合物半
導体ＬＳＩの実現が可能となるという効果がある。
第１図は、本発明の一実施例を示すＧａＡｓＭＥＳＦＥ
Ｔの断面図、第２図は、本発明の実施例にかかる本発明
の詳細な説明するための実験結果を示す図、第３図は、
本発明の詳細な説明する計算結果を示す図である。 １・・・半絶縁性ＧａＡｓ （１１１）Ｂ面基板、２・
・・ｎ型イオン注入チャネル、３・・・ゲート、４・・
・低ｔｆＥ抗コンタクト層、５−・・ソース、６・・・
ドレイン、７・・・表面保護膜
Ｔの断面図、第２図は、本発明の実施例にかかる本発明
の詳細な説明するための実験結果を示す図、第３図は、
本発明の詳細な説明する計算結果を示す図である。 １・・・半絶縁性ＧａＡｓ （１１１）Ｂ面基板、２・
・・ｎ型イオン注入チャネル、３・・・ゲート、４・・
・低ｔｆＥ抗コンタクト層、５−・・ソース、６・・・
ドレイン、７・・・表面保護膜
Claims (1)
- 閃亜鉛鉱型結晶の（１１１）面上に形成された電界効
果トランジスタにおいて、ゲート電極の方向もしくはチ
ャネルを流れる電流の方向が任意の方向に配置されてな
ることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63200524A JPH0249439A (ja) | 1988-08-10 | 1988-08-10 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63200524A JPH0249439A (ja) | 1988-08-10 | 1988-08-10 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0249439A true JPH0249439A (ja) | 1990-02-19 |
Family
ID=16425744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63200524A Pending JPH0249439A (ja) | 1988-08-10 | 1988-08-10 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0249439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514606A (en) * | 1994-07-05 | 1996-05-07 | Motorola | Method of fabricating high breakdown voltage FETs |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61129878A (ja) * | 1984-11-29 | 1986-06-17 | Fujitsu Ltd | 半導体装置 |
| JPS61268070A (ja) * | 1984-11-29 | 1986-11-27 | Fujitsu Ltd | 半導体装置 |
-
1988
- 1988-08-10 JP JP63200524A patent/JPH0249439A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61129878A (ja) * | 1984-11-29 | 1986-06-17 | Fujitsu Ltd | 半導体装置 |
| JPS61268070A (ja) * | 1984-11-29 | 1986-11-27 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514606A (en) * | 1994-07-05 | 1996-05-07 | Motorola | Method of fabricating high breakdown voltage FETs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839529B2 (ja) | 薄膜トランジスタ | |
| JPH02253632A (ja) | 電界効果型トランジスタの製造方法 | |
| EP0178133B1 (en) | Semiconductor integrated circuit device | |
| JPH0249439A (ja) | 電界効果トランジスタ | |
| JPS63248136A (ja) | 半導体装置 | |
| JPS60110173A (ja) | 半導体装置 | |
| JPS61232682A (ja) | 電界効果トランジスタ | |
| JPH01770A (ja) | 化合物半導体集積回路 | |
| JPS6318658A (ja) | 半導体装置 | |
| JPH0328062B2 (ja) | ||
| JPS60176277A (ja) | ガリウム砒素集積回路 | |
| JPS62190768A (ja) | 半導体装置 | |
| JPS5835979A (ja) | 半導体装置 | |
| JPS63229764A (ja) | 半導体装置のオ−ミツク電極 | |
| JPS6213079A (ja) | 半導体集積回路装置 | |
| JPS58124276A (ja) | シヨツトキゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS63205961A (ja) | マルチゲート薄膜トランジスタ | |
| JPS6276675A (ja) | 半導体装置 | |
| JPS6057980A (ja) | 半導体装置の製造方法 | |
| JPS605572A (ja) | 高速半導体デバイスの製造方法 | |
| JPS61115347A (ja) | 相補型電界効果半導体装置 | |
| JPH02229438A (ja) | 電界効果トランジスタ | |
| JPH0156532B2 (ja) | ||
| JPS58135667A (ja) | 半導体装置 | |
| JPH05182988A (ja) | 半導体装置 |