JPH0250413A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体素子の製造方法に係り、特に半導体素
子の製造方法におけるホトリソのオートアライメントに
関するものである。

［従来の技術］ 一般に、トランジスタ、ＩＣ等の半導体装置には、ウェ
ー＼と称するシリコンの単結晶体をスクライビング、ク
ラツシング等の加工により、上記ウェハを分割して得ら
れたチップと称する半導体基板が使用される。

リソグラフィ技術工程における露光技術は、シリコンウ
ェハー上に、ホトレジスト膜を塗布し、集積回路を構成
する１層分のパターンを描画（露光）現像することによ
り、シリコンウェハー上にレジストパターンを形成する
ものである。

この露光技術の本質は、要求される寸法、精度をいかに
シリコンウェハー上に形成し、いかに制御するかにある
。

リソグラフィ技術は、通常、前処理（洗浄）。

塗布、ベーク、加工、除去の順で進む。

そのうち、従来のホトリソのオートアライメントについ
て述べる。

第３図は、従来のオートアライメントマークの説明図で
ある。

第３図において、６１はシェブロン型パターンで幅Ｗｏ
が５〜２０１ａＩであり、θが９０°の角度をもって形
成され、４５″傾けて使用する。

６２．６３はそれぞれ６１の各月に平行で、５０〜１５
〇−離れた位置に形成したパターンであり、オートアラ
イメントに用いるとき、シェブロン型パターン６１とパ
ターン６２．パターン６３は、１組として同一工程でウ
ェハ表面に、２組以上形成することにより、アライメン
トに供される。

次に、第４図及び第５図ａ、ｂ、ｃを用いて、オートア
ライメントに於けるパターン認識について説明する。

第４図は、通常の段差の表面反射を示す説明図である。

第４図において、１０は通常の段差を有するウェハーで
あり、１１はウェハーの表面に塗布したホトレジストで
ある。１２は落下照明光であり、１３はウェハー１０の
表面にある段差で散乱した光である。

第４図のように、ウェハー１０の表面にある段差は、散
乱光１３のみを取出すと、明瞭なパターンが浮き出す。

この方法は一般に暗視野と言われ、オートアライメント
において多く用いられる。

第５図ａ、ｂ、ｃは、通常の段差の散乱光の信号の説明
図である。これは段差の散乱光をレンズでホトダイオー
ドアレイに結像させた時の光強度信号を示したものであ
る。

第５ａ図は、ホトダイオードアレイへ焦点が合って、結
像が正常の場合の信号で、２ケの段差から各々パルス状
の信号８１．８２が得られている。

第５ｂ図は、ホトダイオードアレイへ焦点がズして、結
像が不良の場合の信号で、２ケの段差からの各々の信号
は相互に干渉し、１ケのブロードな信号となってしまい
、アライメントマークとして再現性良く認識出来ない。

そこで、一般にオートアライメント装置では、１ケの段
差から１ケのパルス状の信号が得られるように散乱光を
焦光するレンズを調整し、２ケの段差から２ケの信号が
取れるようになっている。

第５ｃ図は、実際のウェハーにおけるオートアライメン
トマーク部の信号説明図である。

第５Ｃ図に示す如く、暗視野での散乱光でアライメント
マークを認識しているため、オートアライメントマーク
近傍に、“ゴミ°　“凸起１があると、散乱光は通常の
段差と同様に発生し、アライメントマークの信号８１．
８２と前記“ゴミ１“凸起”の信号８３．８４　（以後
ノイズと呼称す）のいわゆるノイズが実際のオートアラ
イメント使用時には混在する。

そこで、信号のＳ／Ｎ比を改善するため、一般にオート
アライメント装置では、シェブロン型パターン６１とパ
ターン６２．６３を予め同じ幅で設計し、アライメント
マークの信号８１．８２の信号間隔Ｔ１のみ選別する処
理回路が設けられており、ノイズ８３とアライメントマ
ークの信号８１が形成する信号間隔Ｔ２やアライメント
マークの信号８１とノイズ８４が形成する信号間隔Ｔ　
の関係は、Ｔ　　＜　Ｔ　２　＜　Ｔ　ｔであり、信号
ノイズは選別され、第５ａ図に示す如く、アライメント
マークの近傍に“ゴミ”凸起″が存在しても、アライメ
ントマークの信号のみ検出出来るようになっている。

以上のように、オートアライメントのパターン認識は、
決められた寸法の幅のパターンより形成した２ケの段差
から得られる一定の信号間隔を持つことを利用している
。

次に、第６図及び第７図ａ、ｂに基づいて、オートアラ
イメントの動作について説明する。

第６図は、通常の段差のオートアライメントパターンの
説明図であり、ウェハー側アライメントマークは、第３
図と同様であり、シェブロン型パターン６１とそれと平
行なパターン６２と６３から構成されている。

また、マスク側のアライメントマークの９１は、シェブ
ロン型パターン６１とパターン６２の間に入るように構
成され、２本の細いスリット（２〜３　ＩＪｍ　）状の
パターンで２本のスリット間隔Ｗｌ。

Ｗ　はウェーハ側アライメントマークの幅Ｗｏと同一と
なっている。

又、パターン６２と９０°の角度の位置に、あるパター
ン６３とシェブロン型パターン６１の間にも、同様にマ
スク側のアライメントマークの９２が入るように構成さ
れている。

このシェブロン型パターン６１とパターン６２に直角に
散乱光を検出するホトダイオードアレーも位置させ、ア
ライメントマーク９１の透過光をホトダイオードアレイ
に検出させると第７ａ図の如く信号が得られる。

信号６２ａ、６２ｂはシェブロン型パターン６２の信号
であり、９１ａ、９１ｂはマスク側アライメントマーク
９１の信号であり、信号６１ａ。

６１ｂはシェブロン型パターン６１の信号である。

オートアライメント装置は、信号９１ａ、９１ｂをマス
ク側のアライメントマーク９１の信号であることを認識
し、又信号６２ａと信号９１ａの信号間隔Ｔ４と信号９
１ｂと信号６１ａの信号間隔Ｔ５からマスク側のアライ
メントマーク９１の位置を算出する。

第７ｂ図は、マスク側のアライメントマーク９１の位置
を移動し、パターン６２とマスク側のアライメントマー
ク９１の信号間隔Ｔ８とシェブロン型パターン６１とマ
スク側アライメントマーク９１の信号間隔Ｔ７が同一と
なった時の光信号であり、ウェハーアライメントマーク
とマスク側のアライメントマークが合ったことを示すも
のである。

そして、シェブロン型パターン６１とパターン６３及び
マスク側アライメントマーク９２も同様に位置を移動す
ることで、ＸＹ座標上１点しかないウェハーとマスクの
アライメント位置が検出される。

又、第８図のオートアライメントマークの位置図に示す
ように、ウェハー上に２点オートアライメントマークを
準備し、ウェハーパターンとマスクパターンを完全に一
致させることが出来る。

［発明が解決しようとする課題］ しかしながら、このオートアライメントマークをエピタ
キシャル成長前のシリコン基板に形成された被合わせマ
ーク（ウェハアライメントマーク）にマスク側のアライ
メントマークを合わせようとする場合、エピタキシャル
成長時に生ずるパターンだれという問題のため、オート
アライメントが使用出来なくなるという問題があった。

この問題点について、以下第９図（ａ）　、　（ｂ）　
、　（Ｃ）　。

（ｄ）、　（ｅ）　、　（ｆ）及び第１０図を用いて説
明する。

一般に、バイポーラ集積回路は、Ｐ型基板を用いＮ型エ
ピタキシャル層を成長させ、このＮ型エピタキシャル層
をＰ型拡散により素子分離を行ったのちに、バイポーラ
素子を各分離領域内に形成することにより製造されるが
、この理由及び製法については、広く周知のことなので
、ここでは説明を省略し、まずエピタキシャル成長時に
生ずるパターン段差だれについて、第９図（ａ）〜（ｆ
）を用いて説明する。

第９図（ａ）〜（ｆ）は、一般的なバイポーラ集積回路
の製造工程の説明図であり、これら製造工程を図に従っ
て順に説明する。

（ａ）第９図（ａ）に示す工程は、Ｐ型シリコン基板（
１００）　１に酸化膜２を１０４０℃、ウェット０□雰
囲気、３時間の処理で成長させ、周知のホトリソグラフ
ィ技術を用い、酸化膜２をエツチング除去し、任意のＮ
型拡散層を形成する部分に窓あけ１５を形成したもので
ある。

（ｂ）第９図（ｂ）に示す工程は、Ｐ型シリコン基板（
１００）　１に、Ｎ型不純物拡散を行うための拡散ソー
スとな、るｓｂシリカフィルム（東京応化製５ｂ−２０
２２０）　３をスピンコード法で厚み２０００〜３００
０人コーティングする。

（ｃ）第９図（ｃ）に示す如く、この基板１を１２５０
℃の不活性ガス雰囲気（Ｎ２）中で、４時間の熱処理を
行うと、拡散深さ５ｇ＋ａ、層抵抗２０Ω／口のＮ型埋
込み層４が形成出来る。

この熱処理時に少量の０２を添加するかあるいは不活性
ガス雰囲気の処理後に０２雰囲気で・酸化処理を行うこ
とにより、Ｐ型シリコン基板に段差５．６を形成する。

この段差５，６は、拡散領域１５と酸化膜２で覆われて
いる領域との酸化速度の差で生ずる訳であるが、この理
由については周知の事実であるのでここでは説明を省略
する。

又酸化は、酸素のシリコン基板への等方拡散で行われる
ため、酸化膜とシリコン基板との境界に出来たシリコン
段差５，６は、それぞれ線対称の傾きをもつことは言う
までもない。

又、この傾きは温度、０゜ガスなどの拡散条件にもよる
が、３°〜１０’程度であることが知られている。

（ｄ）ついで、第９図（ｄ）に示す如く、この基板は、
エピタキシャル成長に供されるため、基板表面上の酸化
膜２は全てＨＦ系の液でエツチング除去される。このと
き前述のシリコン段差５，６はそのままの形状で残され
ることは言うまでもない。

（ｅ）ついで、第９図（ｅ）に示す如く、この基板に、
エピタキシャル成長を行い、比抵抗２Ω、印２厚み１０
Ｉｕｌのエピタキシャル層７を得る。

ところで、シリコン基板１は一般に（１００）あるいは
（ｉｔｔ）と称される結晶面を表面にもつ基板をバイポ
ーラ集積回路に用いるのが一般的であるが、この基板は
一般に（ｉｏｏ）あるいは（１１１）面より数度傾けて
用いるのが一般的である。

この理由の１つは、熱酸化により酸化膜真下のシリコン
単結晶体の結晶主表面に発生する面状欠陥の分布密度数
を軽減するためであり、この欠陥の発生機構については
未だ充分には解明されていないが、この技術内容につい
ては、特公昭５０−１８２号公報に述べられている。

又理由の２つは、エピタキシャル成長後のダレ・ズレを
小さくする為であり、この技術内容については、丸善■
、昭和６１年６月２５日発行の１シリコン結晶とドーピ
ング″の第８７頁に述べられている。

この様な理由で、（１００）基板から数度傾けた基板を
用いている為前記（ｅ）工程において、形の上では線対
称となっている段差５，６は、結晶学上は全く異なる結
晶面が表われていることになる。

この様な異なる結晶面を持つくぼみ上にエピタキシャル
層７を成長させると、シリコン段差５゜６はそれぞれエ
ピタキシャル表面に８，９に示すように転写され、例え
ばシリコン段差５に対してエピタキシャル表面の段差は
なだらかな８の形状に、又シリコン段差６に対してはほ
ぼ角度も同一のエピタキシャル表面の段差が９という具
合に、エピタキシャル層７が形成される。

この様に、結晶面より段差形状が変化する原因について
は、未だ解明されていない部分も多いが、５ｏｌｉｄ　
５ｔａｔｅ　ｔｅｃｈｎｏｏ＋ｏｇｙ　／日本版／Ｊａ
ｎ、１９ｇ２゜Ｐ２Ｏ−６７、Ｓ、Ｐ、Ｗｅｅｋｓ著な
どによると、段差形状の転写は、エピタキシャル成長時
の条件、ガス、クロルの量、温度などによるものの段差
部のファセット成長により、これは即ち、シリコン結晶
面の面方位による成長速度の違いによるものであると考
えられている。

（「）第９図（ｒ）に示す工程においては、前記の様に
エピタキシャル成長された基板に、次の分離拡散のマス
ク酸化膜となる酸化膜１０を成長させ、分離領域を得る
ためのホトリソ工程を行うべく、ホトレジスト膜１１を
スピンコードし、分離領域用フォトマスクのアライメン
トマークと、シリコン基板上の埋め込み拡散時に形成さ
れた段差による被アライメントマーク（ウェハアライメ
ントマーク）を、オートアライメントにより位置出しを
行なおうとすると、以下に説明する問題点が発生する。

これを第１０図を用いて述べる。

第１０図はエピタキシャル後の段差の表面反射を示した
説明図である。

１０はウェハーであり、１１はウェハー表面に塗布した
ホトレジストである。又１２は落下照明であり、８はエ
ピタキシャルによって、緩いスロ−ブ状となった段差で
あり、９はエピタキシャルを行ったが殆ど変化しなかっ
た段差である。１３は段差９により発生した散乱光であ
り、通常の段差の場合と大差は無い。１４は段差８によ
り発生した散乱光で、散乱光１３と比較し、平面に対し
垂直成分が多く、散乱光のみを集光すると光強度が極め
て弱い。

第１１図はエピタキシャル後の段差の散乱光の信号を示
した説明図である。

第１１図において、段差９の散乱光１３の光強度信号１
１３は、パルス状の信号が得られるが、段差８の散乱光
１４の光強度信号１１４は、波高が低くブロードな波形
状である。。

第１２図はエピタキシャル後の段差のオートアライメン
ト光信号の説明図である。

第１２図において、段差１１５と１１６はパターン６２
の信号であるが、信号１１５と信号１１６の波高が過度
に異なる点等により、オートアライメント装置は認識で
きず、ノイズと分別が不可となり、誤動作が多発し、全
くオートアライメントが使用できないという問題があっ
た。

そこでエビ、タキシャル直後のホトリソのみアライメン
トを手動で行わなければならないので、これが全自動化
への障害となっていた。

この発明は、以上述べた問題点を解消するためになされ
たものである。

即ちエピタキシャル成長前のシリコン基板に形成された
被合わせマーク（ウェハアライメントマーク）にマスク
側のアライメントマークを合わせる（位置合わせをする
）際に、段差によって形成されるアライメントマークが
、段差の角度が緩やかであるため、エピタキシャル成長
後にパターンだれという現象により、さらに緩やかとな
り、エピタキシャル成長後の第２のアライメントマーク
の位置合せか、自動で出来なくなるという問題点を除去
し、自動合せが出来る半導体素子の製造方法を提供する
ことを目的とするものである。

［課題を解決するための手段］ 本発明は、半導体基板上に段差による第１のアライメン
トマークを形成し、前記半導体基板表面にエピタキシャ
ル層の形成し、前記エピタキシ中ル層表面に転写された
第１のアライメントマークの段差を被アライメントマー
クとして用いて第２のアライメント作業を行う半導体素
子の製造方法において、 （ａ）前記半導体基板上に酸化膜を形成し、（ｂ）前記
酸化膜上にＣＶＤ成長により窒化膜。

酸化膜を形成し、 （ｃ）前記窒化膜、酸化膜の複合膜の埋め込み層を形成
する場所と被アライメントマークとなる場所の両方の領
域に窓あけを行ない、（ｄ）前記半導体基板を酸化雰囲
気中で不純物拡散を行うことにより、前記両方の領域に
同時に埋め込み拡散層を形成すると同時に該両領域に酸
化膜を成長させる工程と、 （ｅ）前記半導体基板上の酸化膜を除去する工程と、 （ｔ’）前記半導体基板表面にエピタキシャル成長を行
う 以上（ａ）〜（ｆ’）工程からなることを特徴とする半
導体素子の製造方法である。

［作用］ 本発明によれば、以上のように半導体素子の製造方法を
構成したので、埋め込み拡散時に、酸化性雰囲気でパタ
ーン段差をつけるための酸化を行う際、拡散領域以外の
領域をＳＩＮ　４膜で覆うことにより、酸素の拡散によ
り酸化が進むことを防止し、その結果、パターン段差が
急峻な傾きをもつシリコン段差が得られ、エピタキシャ
ル成長後に、この段差の傾きがやや緩やかとなるものの
、充分エピタキシャル成長後のマスク合わせ工程に於い
て、オートアライメントを可能とするものである等の効
果を奏するものである。

従って、前述のような問題点を解消し得たものである。

次に本発明の実施例について述べる。

［実施例］ 本発明の実施例を、第１図（ａ）〜（ｆ）を用いて、説
明する。

第１図（ａ）〜（ｒ）は、本発明によるバイボーラ集積
回路の製造工程説明図である。

第１図において、２１はＰ型（１００）　Ｓ　ｉ基板。

２２はパッド酸化膜、２３はＳ　１３　Ｎ４膜、２４は
Ｓ　ｉＯ２酸化膜、２５は拡散領域、２６はｓｂシリカ
フィルム、２７はＮ型埋込み層、２８゜２９は段差、３
０は酸化膜、３１は領域、３２はエピタキシャル層、３
３．３４は２８．２９の夫々転写段差である。

（ａ）まず第１図（ａ）に示すように、Ｐ型シリコン基
板（１００）　２１を１０００℃、乾燥０２雰囲気で５
０分の酸化を行い、基板２１上に５００人のパッド酸化
膜２２を成長させた後、周知のＣＶＤ（Ｃ：ｈｅｓｌｃ
ａｌ　ｖａｐｏｕｒ　ｄｅｐｏｓｌｉｔｉｏｎ　）法に
より１２０００人の５ｉａＮ４膜２３．８０００人のＳ
ｉＯ□酸化膜２４を形成する。

（ｂ）次いで、第１図（ｂ）に示すように、周知のホト
リソ技術を用い、任意のＮ型拡散層を形成する領域２５
をＳ　Ｉ　Ｏ２酸化膜２４．Ｓｉ３Ｎ４膜２３、パッド
酸化膜２２の順でこれらの膜をエツチング除去し窓明け
をする。

（ｃ）次に第１図（ｃ）に示すように、前記Ｐ型（１０
０）シリコン基板２１に、Ｎ型不純物拡散を行うための
拡散ソースとなるｓｂシリカフィルム（東京応化製５ｂ
−２０２２０）　２６を、スピンコード法で２０００〜
３０００人の厚さにコーティングする。

（ｄ）前記（ｅ）工程の基板を、第１図（ｄ）に示すよ
うに、１２５０℃の不活性ガス雰囲気中例えばＮ２ガス
中で４時間の熱処理を行うと、拡散深さ５１Ｊ１１．層
抵抗２０Ω／口のＮ型埋込み層２７が形成出来る。

この熱処理時に少量の０２を添加するか、あるいは不活
性ガス雰囲気の処理後に、０□雰囲気で酸化処理を行う
ことにより、拡散領域２５に酸化膜３０が形成されると
同時に、Ｐ型シリコン基板に段差２８．２９が形成され
る。

この段差２８．２９が形成される様子を、段差２８付近
を拡大した第２図で説明する。

第２図において、拡散領域２５が酸素のシリコン中への
拡散により酸化膜３０を形成するとき、Ｓｉ３Ｎ４膜２
３で覆われた領域３１へは、酸素は５１３Ｎ４膜２３に
より拡散が妨げられ、殆ど拡散することなく、５ｉａＮ
４膜との境界部よりの拡散のみによって、横方向拡散す
ることにより段差２８は形成されるものである。（この
酸化方法はＬｏｃａｌ酸化と呼ばれ半導体製造工程では
一般に用いられているので、詳しい説明はここでは省略
する。）図中、θ−２０°〜３０°の急峻な角度を持つ
段差２８が得られる。

又第１図（ｄ）において、段差２９の形状（角度）も段
差２８に対して線対称の関係にあることは言うまでもな
い。

（ｅ）次いでこの基板２１は、第１図（ｅ）に示すよう
に、エピタキシャル成長に供されるため、基板２１表面
の酸化膜を全てＨＦ系のエツチング液でエツチング除去
する。このとき段差２８．２９は、前述の第２図に説明
したように、そのままの傾きθ−２０°〜３０°を有す
る。

（ｆ）次いで第１図（ｆ）に示すように、この基板２１
にエピタキシャル成長を行い、比抵抗２Ω−備厚み１０
１ａ＋のエピタキシャル層３２を得る。

このときシリコン基板の表面は、従来技術で述べたよう
な理由で（１００）面から傾けて切り出しであるので、
シリコン基板段差２８．２９はそれぞれエピタキシャル
表面に３３．３４に示すように転写され、例えばシリコ
ン段差２８に対してエピタキシャル表面３３の段差はや
＼なだらかに、２９に対して３４はほぼ同一の角度が得
られる。

この角度は本実施例よると、１１５０℃、５ｔＨ２ＣＲ
２ガスを用い、常圧バレル形エピタキシャル装置を用い
て、エピタキシャル成長を行った場合、なだらかな段差
３３のほうで、１５°〜２５°　また段差３４はうで２
０°〜３０°とエピタキシャル成長前の角度と同一であ
った。

このことより従来の方法に比べ角度の改善即ち急峻とす
ることが得られた。

［発明の効果］ 以上詳細に説明したように、本発明の半導体素子の製造
方法によれば、埋め込み拡散時に、酸化性雰囲気でパタ
ーン段差をつけるための酸化を行うとき、拡散領域以外
の領域をＳ　ｉＮ　４膜で覆うことにより、酸素の拡散
により酸化が進むことを防止し、その結果、パターン段
差が急峻な傾きをもつシリコン段差が得られ、エピタキ
シャル成長後に、この段差の傾きがやや緩やかとなるも
のの、充分エピタキシャル成長後のマスク合わせ工程に
於いて、オートアライメントを可能とするものである効
果を奏するものである。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は、本発明によるバイポーラ集積
回路の製造工程説明図、第２図は段差部の拡大説明図、
第３図は従来のオートアライメントマークの説明図、第
４図は通常の段差の表面反射の説明図、第５図ａ、ｂ、
ｃは通常の段差の散乱光の信号説明図、第６図は通常の
段差のオートアライメントの説明図、第７図ａ、ｂは通
常の段差のオートアライメント光信号説明図、第８図は
オートアライメントマークの位置図、第９図は一般的な
バイポーラ集積回路の製造工程説明図、第１０図はエピ
タキシャル後の段差の表面反射説明図、第１１図はエピ
タキシャル後の段差の散乱光の信号説明図゛、第１２図
はエピタキシャル後の段差のオートアライメント光信号
の説明図である。 図において、２１：Ｐ型（１００）シリコン基板。 ２２：パッド酸化膜、２３：Ｓｉ３Ｎ４膜、２４はＳｉ
ｏ２酸化膜、２５：拡散領域、２６：Ｓｂシリカフィル
ム、２７：Ｎ型埋込み層、２８，２９：段差、３０：酸
化膜、３１：領域、３２：エビタキシャル層、３３，３
４：夫々２８．２９の転写段差である。 第８図 第 図 第 図 第 図 ニ＝亡ド ４：Ｎ’：理乏々曽 ５．６：段荒 □□□□−−二！ト１ ６′６ 第 図 １゜ ２゜ ３゜ ４゜ 事件の表示 特願昭６３−１９９９２２号 発明の名称 半導体素子の製造方法 補正をする者 事件との関係 住所 名称

Claims (1)

1. 【特許請求の範囲】 半導体基板上に、段差による第１のアライメントマーク
   を形成し、前記半導体基板表面にエピタキシャル層の形
   成し、前記エピタキシャル層表面に転写された第１のア
   ライメントマークの段差を、被アライメントマークとし
   て用いて、第２のアライメント作業を行う半導体素子の
   製造方法において、 （ａ）前記半導体基板上に酸化膜を形成し、（ｂ）前記
   酸化膜上にＣＶＤ成長により窒化膜、酸化膜を形成し、 （ｃ）前記窒化膜、酸化膜の複合膜の埋め込み層を形成
   する場所と被アライメントマークとなる場所の両方の領
   域に窓あけを行ない、 （ｄ）前記半導体基板を酸化雰囲気中で不純物拡散を行
   うことにより、前記両方の領域に同時に埋め込み拡散層
   を形成すると同時に該両領域に酸化膜を成長させる工程
   と、 （ｅ）前記半導体基板上の酸化膜を除去する工程と、 （ｆ）前記半導体基板表面にエピタキシャル成長を行う 以上（ａ）〜（ｆ）工程からなることを特徴とする半導
   体素子の製造方法。