JPH0354814A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPH0354814A JPH0354814A JP2029572A JP2957290A JPH0354814A JP H0354814 A JPH0354814 A JP H0354814A JP 2029572 A JP2029572 A JP 2029572A JP 2957290 A JP2957290 A JP 2957290A JP H0354814 A JPH0354814 A JP H0354814A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- buried
- substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は半導体装置の製造におけるマスク位置合わせ技
術に関する。
術に関する。
［背景技術］
バイボーラＩＣの製造プロセスでは、サブストレート（
基板半導体）の表面に酸化膜マスクを通して埋込層とな
る高濃度不純物を拡散し、その上にエピタキシャル或長
による半導体層を形戊したものを基体として、このエピ
タキシャル半導体層表面にマスクを用いた選択拡散によ
り各種の半導体素子を形成するが、マスク拡散は上記埋
込拡散層の位置を基準にして行なわれる。従来，この埋
込層位置の決定にあたっては、第１図に示すように埋込
拡散層２の形威されたサブストレートｌ表面に形成され
る酸化膜のエッチングによる凹部３がエピタキシャル半
導体層４表面にも２次の凹部５として現われるのを利用
し、通常の光学顕微鏡を使用して上記２次の凹部位置（
矢印６）を検出しこれを埋込層位置の基準とする。
基板半導体）の表面に酸化膜マスクを通して埋込層とな
る高濃度不純物を拡散し、その上にエピタキシャル或長
による半導体層を形戊したものを基体として、このエピ
タキシャル半導体層表面にマスクを用いた選択拡散によ
り各種の半導体素子を形成するが、マスク拡散は上記埋
込拡散層の位置を基準にして行なわれる。従来，この埋
込層位置の決定にあたっては、第１図に示すように埋込
拡散層２の形威されたサブストレートｌ表面に形成され
る酸化膜のエッチングによる凹部３がエピタキシャル半
導体層４表面にも２次の凹部５として現われるのを利用
し、通常の光学顕微鏡を使用して上記２次の凹部位置（
矢印６）を検出しこれを埋込層位置の基準とする。
しかしながら，上記方法においてはエピタキシャル或長
の過程で基板１の結晶軸の方向により例えば主面に（１
１１）結晶面から王〜１０゜程度傾いた結晶面を使用す
ることにより半導体層が斜め方向に戊長ずるためエピタ
キシャル層４表面での２次の凹部の位置が埋込拡散Ｎ２
の位置から「ズレ」を生じ，又、エピタキシャル層によ
る２次凹部の「ダレ」もありそのまま「ズレ」等の位置
を基準とすることになる。この結果、エピタキシャル層
表面から基板に接続する接合分ｌＩｉ層（アイソレーシ
ョン）を形成する場合に基準位置のズレ等によって極端
な場合、分離層が埋込層と異常接近し、時には重なって
しまい、アイソレーション耐圧不良の原因となる。この
ような重なりをさけて分離層を埋込層から引き離して設
計すればバイボーラＩＣの微細化を損なうことになった
。
の過程で基板１の結晶軸の方向により例えば主面に（１
１１）結晶面から王〜１０゜程度傾いた結晶面を使用す
ることにより半導体層が斜め方向に戊長ずるためエピタ
キシャル層４表面での２次の凹部の位置が埋込拡散Ｎ２
の位置から「ズレ」を生じ，又、エピタキシャル層によ
る２次凹部の「ダレ」もありそのまま「ズレ」等の位置
を基準とすることになる。この結果、エピタキシャル層
表面から基板に接続する接合分ｌＩｉ層（アイソレーシ
ョン）を形成する場合に基準位置のズレ等によって極端
な場合、分離層が埋込層と異常接近し、時には重なって
しまい、アイソレーション耐圧不良の原因となる。この
ような重なりをさけて分離層を埋込層から引き離して設
計すればバイボーラＩＣの微細化を損なうことになった
。
また、特開昭５３−４７７６４号公報によって開示され
ている如く積層欠陥パターンをマスク位置合わせの目印
に利用することが知られている。
ている如く積層欠陥パターンをマスク位置合わせの目印
に利用することが知られている。
この場合、エピタキシャル層内に欠陥を残すことになり
あまり好ましいとはいえない。
あまり好ましいとはいえない。
［発明の目的］
本発明の目的は上記した点を解決するためになされたも
のであり、その目的とするところは埋込拡散層に対する
マスク合わせの精度を高め半導体装置の高集積化、高信
頼性化を図ることにある。
のであり、その目的とするところは埋込拡散層に対する
マスク合わせの精度を高め半導体装置の高集積化、高信
頼性化を図ることにある。
［発明の概要］
本発明の特徴とするところは、基板と、その上に形威さ
れたエピタキシャル半導体層と、それらの間にそのエピ
タキシャル半導体層の不純物濃度よりも高い濃度を有す
る埋込層が部分的に形威された半導体基体を用意する工
程、上記半導体基体主面に対し赤外光線を投射し、上記
埋込層の反射像を検出しマスク合わせの基準とする工程
、しかる後、上記半導体主面にマスクを用いた選択的不
純物導入により半導体領域を形成する工程、とから成る
ものである。
れたエピタキシャル半導体層と、それらの間にそのエピ
タキシャル半導体層の不純物濃度よりも高い濃度を有す
る埋込層が部分的に形威された半導体基体を用意する工
程、上記半導体基体主面に対し赤外光線を投射し、上記
埋込層の反射像を検出しマスク合わせの基準とする工程
、しかる後、上記半導体主面にマスクを用いた選択的不
純物導入により半導体領域を形成する工程、とから成る
ものである。
赤外光線は半導体結晶を透過し、不純物濃度の異なるも
のに対して透過率等の光学的性質が異なる。このため、
埋込層の部分を顕著な反射像として認識することができ
る。
のに対して透過率等の光学的性質が異なる。このため、
埋込層の部分を顕著な反射像として認識することができ
る。
以下本発明を実施例にそって詳述する。
［実施例コ
本発明の望ましい実施形態は第２図に示すように、半導
体基板１の上にエピタキシャル半導体層を形成し、この
基板工と半導体Ｎ４との間に埋め込んだ埋込拡敢層２の
位置を検出するにあたって，エピタキシャル層表面に対
し赤外光線を投射することによって得られる上記埋込拡
散層の反射像７をマスク位置合わせの基準とするもので
ある。
体基板１の上にエピタキシャル半導体層を形成し、この
基板工と半導体Ｎ４との間に埋め込んだ埋込拡敢層２の
位置を検出するにあたって，エピタキシャル層表面に対
し赤外光線を投射することによって得られる上記埋込拡
散層の反射像７をマスク位置合わせの基準とするもので
ある。
通常、バイボーラＩＣの製造プロセスでは埋込拡散層の
不純物濃度は基板やエピタキシャル層の濃度より数ケタ
高い。例えば基板の濃度を１０１４〜１０ １ｓａｔｏ
ｍｓ／ａ＋？、エピタキシャル層の濃度１ ０１３〜１
０”ａｔｏｍｓ／ｃＪに対し埋込層の濃度は１０ ”
〜１ ０ ”ａｔｏｍｓ／ｃｍ程度である。一方、赤
外光線はＳｉ等の半導体結晶を透過し、不純物濃度の異
なるものに対して透過率等の光学的性質が異なっている
。したがって、エピタキシャル戊長後にエピタキシャル
層表面から赤外線顕微鏡等を用いて埋込拡散層を観察す
ると、適当な条件、例えば赤外光線を投射した場合に第
３図に斜線ハッチングＡで示すように埋込拡散層の部分
を顕著な反射像として認識することができる。マスク位
置合わせが完了した後、上記エピタキシャル層表面にマ
スクを用いた選択的不純物導入により半導体領域を形成
する６ なお、同図のＢはエピタキシャル層表面に形成された埋
込層の２次凹部の輪郭であってＡと大きくズレているこ
とを示している。
不純物濃度は基板やエピタキシャル層の濃度より数ケタ
高い。例えば基板の濃度を１０１４〜１０ １ｓａｔｏ
ｍｓ／ａ＋？、エピタキシャル層の濃度１ ０１３〜１
０”ａｔｏｍｓ／ｃＪに対し埋込層の濃度は１０ ”
〜１ ０ ”ａｔｏｍｓ／ｃｍ程度である。一方、赤
外光線はＳｉ等の半導体結晶を透過し、不純物濃度の異
なるものに対して透過率等の光学的性質が異なっている
。したがって、エピタキシャル戊長後にエピタキシャル
層表面から赤外線顕微鏡等を用いて埋込拡散層を観察す
ると、適当な条件、例えば赤外光線を投射した場合に第
３図に斜線ハッチングＡで示すように埋込拡散層の部分
を顕著な反射像として認識することができる。マスク位
置合わせが完了した後、上記エピタキシャル層表面にマ
スクを用いた選択的不純物導入により半導体領域を形成
する６ なお、同図のＢはエピタキシャル層表面に形成された埋
込層の２次凹部の輪郭であってＡと大きくズレているこ
とを示している。
第４図は本発明によるマスク位置合わせ法を行なうため
のマスクアライナ用赤外顕微鏡の原理的構造を示す６同
図において、１は試料である半導体基板、２は認識の対
象となる埋込拡散層、４はエピタキシャル層である６８
は赤外光線源（ランプ）、９はハーフミラー、１０は対
物レンズ、ｌ１は接眼レンズである。光源８から出た赤
外光線をミラーを介してエピタキシャル層４に投射し、
埋込層２よりの反射光をレンズ１０．１１を投射してＲ
察し、試料に対し顕微鏡を相対移動し埋込層位置を決定
する。
のマスクアライナ用赤外顕微鏡の原理的構造を示す６同
図において、１は試料である半導体基板、２は認識の対
象となる埋込拡散層、４はエピタキシャル層である６８
は赤外光線源（ランプ）、９はハーフミラー、１０は対
物レンズ、ｌ１は接眼レンズである。光源８から出た赤
外光線をミラーを介してエピタキシャル層４に投射し、
埋込層２よりの反射光をレンズ１０．１１を投射してＲ
察し、試料に対し顕微鏡を相対移動し埋込層位置を決定
する。
エピタキシャル或長の条件によって埋込拡散層の形状を
上層に伝播の際にダレやズレを生じるためエピタキシャ
ル層表面の形状から埋込拡散層の位置を判断する従来方
式では精度に限界があったが、本発明の場合はダレやズ
レがある場合でも埋夕， 込拡散層を直接に認識するものであるため、埋込拡散層
に対するマスク合わせ精度を飛躍的に向上することが可
能である。
上層に伝播の際にダレやズレを生じるためエピタキシャ
ル層表面の形状から埋込拡散層の位置を判断する従来方
式では精度に限界があったが、本発明の場合はダレやズ
レがある場合でも埋夕， 込拡散層を直接に認識するものであるため、埋込拡散層
に対するマスク合わせ精度を飛躍的に向上することが可
能である。
［効果コ
（１）エピタキシャル層のダレやズレに起因するアイソ
レーション不良がなくなる。
レーション不良がなくなる。
（２）バイポーラＩＣの一層の微細化が可能になる。
［利用分野］
本発明は，エピタキシャル層のダレやズレの大きい場合
において、例えば（１１１）結晶面からｌ〜１０゜程度
傾いた結晶面を主面に用いる半導体装置や厚膜装置にお
いて有効であり、埋込拡散層をもつバイボーラＩＣや接
合電界効果トランジスタを含むＩＣ等のすべての半導体
装置に応用できる。
において、例えば（１１１）結晶面からｌ〜１０゜程度
傾いた結晶面を主面に用いる半導体装置や厚膜装置にお
いて有効であり、埋込拡散層をもつバイボーラＩＣや接
合電界効果トランジスタを含むＩＣ等のすべての半導体
装置に応用できる。
第↑図はこれまでのマスク位置合わせ法における半導体
装置の形態を示す断面図， 第２図は本発明によるマスク位置合わせ法における半導
体装置の形態を示す断面図、 第３図は同じくその平面図、 第４図は本発明によるマスク位置合わせ法に使用する赤
外顕微鏡の原理構造を示す断面図である。 １・・・半導体基板、２・・・埋込拡散層、３・・・凹
部，４・・・エピタキシャル層、５・・・２次凹部、６
，７・・・像、８・・・赤外ランプ、９・・・ミラー．
１０．１１・・・第 １ 図 第 ３ 図 第 ４ 図
装置の形態を示す断面図， 第２図は本発明によるマスク位置合わせ法における半導
体装置の形態を示す断面図、 第３図は同じくその平面図、 第４図は本発明によるマスク位置合わせ法に使用する赤
外顕微鏡の原理構造を示す断面図である。 １・・・半導体基板、２・・・埋込拡散層、３・・・凹
部，４・・・エピタキシャル層、５・・・２次凹部、６
，７・・・像、８・・・赤外ランプ、９・・・ミラー．
１０．１１・・・第 １ 図 第 ３ 図 第 ４ 図
Claims (1)
- １、基板と、その上に形成されたエピタキシャル半導体
層と、それらの間にそのエピタキシャル半導体層の不純
物濃度よりも高い濃度を有する埋込層が部分的に形成さ
れた半導体基体を用意する工程、上記半導体基体主面に
対し赤外光線を投射し、上記埋込層の反射像を検出しマ
スク合わせの基準とする工程、しかる後、上記半導体主
面にマスクを用いた選択的不純物導入により半導体領域
を形成する工程、とから成ることを特徴とする半導体装
置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2029572A JPH0354814A (ja) | 1990-02-13 | 1990-02-13 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2029572A JPH0354814A (ja) | 1990-02-13 | 1990-02-13 | 半導体装置の製造法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57040801A Division JPS58158919A (ja) | 1982-03-17 | 1982-03-17 | マスク位置合せ法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354814A true JPH0354814A (ja) | 1991-03-08 |
Family
ID=12279831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2029572A Pending JPH0354814A (ja) | 1990-02-13 | 1990-02-13 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354814A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326360A (ja) * | 1992-05-20 | 1993-12-10 | Victor Co Of Japan Ltd | 半導体装置の製造方法及び製造装置 |
| JP2006165554A (ja) * | 2004-12-01 | 2006-06-22 | Asml Holding Nv | システムおよび方法 |
| KR100846589B1 (ko) * | 2006-08-17 | 2008-07-16 | 삼성에스디아이 주식회사 | 기판 정렬 방법 |
| US7835001B2 (en) | 2006-05-24 | 2010-11-16 | Samsung Mobile Display Co., Ltd. | Method of aligning a substrate, mask to be aligned with the same, and flat panel display apparatus using the same |
-
1990
- 1990-02-13 JP JP2029572A patent/JPH0354814A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326360A (ja) * | 1992-05-20 | 1993-12-10 | Victor Co Of Japan Ltd | 半導体装置の製造方法及び製造装置 |
| JP2006165554A (ja) * | 2004-12-01 | 2006-06-22 | Asml Holding Nv | システムおよび方法 |
| US7835001B2 (en) | 2006-05-24 | 2010-11-16 | Samsung Mobile Display Co., Ltd. | Method of aligning a substrate, mask to be aligned with the same, and flat panel display apparatus using the same |
| KR100846589B1 (ko) * | 2006-08-17 | 2008-07-16 | 삼성에스디아이 주식회사 | 기판 정렬 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869386A (en) | Method of fabricating a composite silicon-on-insulator substrate | |
| JP3634505B2 (ja) | アライメントマーク配置方法 | |
| KR100222195B1 (ko) | 노광장치 및 이 장치를 이용한 디바이스의 제조방법 | |
| JPH0354814A (ja) | 半導体装置の製造法 | |
| KR20010013658A (ko) | 디바이스 제조용 기판, 그 제조 방법 및 그 기판을 사용한노광 방법 | |
| JPH0114694B2 (ja) | ||
| US20100240195A1 (en) | Fabrication method for device structure having transparent dielectric substrate | |
| JP2870492B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS62155532A (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| JP3294625B2 (ja) | 電子部品の製造方法 | |
| JP4439935B2 (ja) | 半導体装置の製造方法 | |
| JP3328975B2 (ja) | 半導体ウェーハ | |
| JP3913300B2 (ja) | 半導体集積回路 | |
| JPH02222519A (ja) | 連続的なマスクに対する未完成半導体集積回路の微細構造のアライメントをガイドする基準マーク構造 | |
| JPS62128118A (ja) | 半導体装置 | |
| JPH033223A (ja) | 半導体装置 | |
| JPH0250413A (ja) | 半導体素子の製造方法 | |
| JPH06244070A (ja) | 半導体ウェーハ | |
| JP3084901B2 (ja) | Ｓｏｉ構造の露光方法及び露光装置 | |
| JPH09232220A (ja) | レジストパタ−ン形成方法 | |
| JPH01140624A (ja) | 半導体装置の製造方法 | |
| JPS61251123A (ja) | 半導体装置の製造方法 | |
| JPH0555111A (ja) | 半導体装置の製造方法 | |
| JPH0250414A (ja) | 半導体素子の製造方法 | |
| KR0156150B1 (ko) | 반도체소자 제조방법 |