JPH0250465A - モジュール構造体およびそれを用いた電子装置 - Google Patents
モジュール構造体およびそれを用いた電子装置Info
- Publication number
- JPH0250465A JPH0250465A JP63199825A JP19982588A JPH0250465A JP H0250465 A JPH0250465 A JP H0250465A JP 63199825 A JP63199825 A JP 63199825A JP 19982588 A JP19982588 A JP 19982588A JP H0250465 A JPH0250465 A JP H0250465A
- Authority
- JP
- Japan
- Prior art keywords
- current
- cooling
- semiconductor device
- module structure
- current supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体の実装技術に係り、特に大電力ＬＳＩ
の高密度実装が必要な大聖計算機の実装技術に好適なモ
ジュール構造に関する。
の高密度実装が必要な大聖計算機の実装技術に好適なモ
ジュール構造に関する。
近年、コンビエータの高性能化のために、実装遅延の低
減と素子の改良が進められ、小型で高効率冷却の可能な
実装形態と、素子の大規模な集積化が実現されている。
減と素子の改良が進められ、小型で高効率冷却の可能な
実装形態と、素子の大規模な集積化が実現されている。
その結果、ゲートあたりの消費電力は低下しているもの
の、集積度が格段の進歩をとげたため、ＬＳＩチップあ
たりでは大電力化の一途をたどっている。そのため、Ｌ
ＳＩチップへ供給する電流は、ＬＳＩチップの安定した
動作を確保するため、低抵抗配線により行う必要がある
。
の、集積度が格段の進歩をとげたため、ＬＳＩチップあ
たりでは大電力化の一途をたどっている。そのため、Ｌ
ＳＩチップへ供給する電流は、ＬＳＩチップの安定した
動作を確保するため、低抵抗配線により行う必要がある
。
ところが従来開発された実装系は、給電配線と信号配線
が共存し【おり、実装系が供給できる電流が限られ【い
る。
が共存し【おり、実装系が供給できる電流が限られ【い
る。
そこで、給電層に体積抵抗率の小さな導体を用いること
が考えられる。しかし、この場合はＬＳＩと基板の熱膨
張係数差が大きくなるため、ＬＳＩチップと基板の中間
の熱膨張係数を有する材料で造られたチップ中ヤリア等
の階層を設け、ＬＳＩチップと基板とを直接接合しない
ような構造をとることにより大電流供給は達成されてい
る。また１、チップキャリアで封止されているため、Ｌ
ＳＩチップとの熱膨張係数差の小さな材料を用いた冷却
系との直接接合が可能であり、ＬＳＩチップと冷却系の
間の熱抵抗は低減できる。しかし、この場合には、チッ
プキャリアの封止部分や冷却構造体が相当の空間を占め
るために、実装密度が低下する問題がある・ なお、この種の装置として関連するものには例えば、特
開昭５９−５６９４９号が挙げられる。
が考えられる。しかし、この場合はＬＳＩと基板の熱膨
張係数差が大きくなるため、ＬＳＩチップと基板の中間
の熱膨張係数を有する材料で造られたチップ中ヤリア等
の階層を設け、ＬＳＩチップと基板とを直接接合しない
ような構造をとることにより大電流供給は達成されてい
る。また１、チップキャリアで封止されているため、Ｌ
ＳＩチップとの熱膨張係数差の小さな材料を用いた冷却
系との直接接合が可能であり、ＬＳＩチップと冷却系の
間の熱抵抗は低減できる。しかし、この場合には、チッ
プキャリアの封止部分や冷却構造体が相当の空間を占め
るために、実装密度が低下する問題がある・ なお、この種の装置として関連するものには例えば、特
開昭５９−５６９４９号が挙げられる。
上記従来技術は、大電流給電と高効率冷却の可能な系で
は実装密度が低下する課題があった。
は実装密度が低下する課題があった。
本発明の目的は、大電流給電と高効率冷却が可能で、高
密度実装に適する実装形態を提供することにある。
密度実装に適する実装形態を提供することにある。
上記目的は、水冷系を内蔵した封止可能なモジュール構
造のなかに、複数個のＬＳＩチップを搭載し、ＬＳＩチ
ップの少なくとも一辺を封止部の内周辺に対向するよう
に配置し、封止部の外周辺から給電配線をＬＳＩチップ
に設けることにより達成される。
造のなかに、複数個のＬＳＩチップを搭載し、ＬＳＩチ
ップの少なくとも一辺を封止部の内周辺に対向するよう
に配置し、封止部の外周辺から給電配線をＬＳＩチップ
に設けることにより達成される。
ＬＳＩチップとの熱膨張係数差が小さく、かつ熱伝導性
の比較的良好な材料は、ＬＳＩチップと直接接合が可能
であるため、高効率冷却系を構成することが出来る。さ
らに、モジュール構造で封止することにより、外部には
体積抵抗率の小さな材料で大電流供給を行うことが出来
る。（これらの作用は、本実施例特有のものではないが
総合的に解説する必要からあえて述べた。） 上記の材料と構造で構成されたモジュール構造の内部に
、複数個のＬＳＩチップを搭載する際、ＬＳＩチップの
少なくとも一辺が封止構造体の内周部に対峠するように
配置する。給電系をモジュール構造の外部に設け、信号
配線系とは別の経路から封止部を通りて内部に電流を導
入する。各ＬＳＩチップが封止構造体の内周部に少なく
とも一辺が対向しているため、給電配線の経路が短く、
大電流供給においても電位降下が小さい、また、全部の
ＬＳＩチップ共通の給電配線ではないので、安定動作を
確保するうえに充分な電流をそれぞれのＬＳＩチップに
供給することが出来る。また、複数個のＬＳＩチップを
まとめて実装する点で、実装密度の低下は鍛低限に抑え
られる。
の比較的良好な材料は、ＬＳＩチップと直接接合が可能
であるため、高効率冷却系を構成することが出来る。さ
らに、モジュール構造で封止することにより、外部には
体積抵抗率の小さな材料で大電流供給を行うことが出来
る。（これらの作用は、本実施例特有のものではないが
総合的に解説する必要からあえて述べた。） 上記の材料と構造で構成されたモジュール構造の内部に
、複数個のＬＳＩチップを搭載する際、ＬＳＩチップの
少なくとも一辺が封止構造体の内周部に対峠するように
配置する。給電系をモジュール構造の外部に設け、信号
配線系とは別の経路から封止部を通りて内部に電流を導
入する。各ＬＳＩチップが封止構造体の内周部に少なく
とも一辺が対向しているため、給電配線の経路が短く、
大電流供給においても電位降下が小さい、また、全部の
ＬＳＩチップ共通の給電配線ではないので、安定動作を
確保するうえに充分な電流をそれぞれのＬＳＩチップに
供給することが出来る。また、複数個のＬＳＩチップを
まとめて実装する点で、実装密度の低下は鍛低限に抑え
られる。
以下、本発明の詳細な説明する。
実施例１：
第１〜５図により説明する。第１図は本発明の実施例の
最も典厘的な実装構造の全体斜視図である。第２図、第
５図はそれぞれ実装構造を示した平面図、立面図である
。また、第４図、第５図はそれぞれ実装構造の一部分の
内部構造を示した平面図、立面図である。
最も典厘的な実装構造の全体斜視図である。第２図、第
５図はそれぞれ実装構造を示した平面図、立面図である
。また、第４図、第５図はそれぞれ実装構造の一部分の
内部構造を示した平面図、立面図である。
冷却・封止構造体１は、冷媒流路２と半導体装置３を内
蔵しており、上部および側面には給電配線のためのメタ
ライズ４を施しである。冷却・封止構造体１の最上部に
は給電コネクタ５が接続される部分６を設けた。半導体
装置６を搭載するマルチチップキャリア基板７には、給
電配線のためのメタライズ４から電流をうけるメタライ
ズ８を設けである。封止部にあるメタライズ９を避けて
基板内部のスルーホール等を通り、モジュール内部の表
面層に展開される。これＫよりて、大形基板１５の信号
配線収容量を低減することなく、大電力の給電を行なう
ことができる。
蔵しており、上部および側面には給電配線のためのメタ
ライズ４を施しである。冷却・封止構造体１の最上部に
は給電コネクタ５が接続される部分６を設けた。半導体
装置６を搭載するマルチチップキャリア基板７には、給
電配線のためのメタライズ４から電流をうけるメタライ
ズ８を設けである。封止部にあるメタライズ９を避けて
基板内部のスルーホール等を通り、モジュール内部の表
面層に展開される。これＫよりて、大形基板１５の信号
配線収容量を低減することなく、大電力の給電を行なう
ことができる。
この際に、半導体装置３の少なくとも一辺、のぞましく
は二辺以上が冷却・封止構造体１に対向するように配置
することによって給電径路が短く、雑音耐性の向上を図
ることができた。これまでの実装基板では、一つの給電
系が賄うことのできる電流が低く限られていたため、半
導体装置で一度に多数のゲートがオンまたはオフしたと
きに電位に変動をきたし、誤動作する可能性があったが
、本実装系を採用することによりシステムの信頼性が向
上した。
は二辺以上が冷却・封止構造体１に対向するように配置
することによって給電径路が短く、雑音耐性の向上を図
ることができた。これまでの実装基板では、一つの給電
系が賄うことのできる電流が低く限られていたため、半
導体装置で一度に多数のゲートがオンまたはオフしたと
きに電位に変動をきたし、誤動作する可能性があったが
、本実装系を採用することによりシステムの信頼性が向
上した。
半導体装置５は、微小はんだ１０によりてマルチチップ
キャリア基板７とフェイスダウンボンディングされてお
り、給電と信号の入出力を行なう。
キャリア基板７とフェイスダウンボンディングされてお
り、給電と信号の入出力を行なう。
半導体装置３の背面は、微小はんだ１０と同じかまたは
低融点の材料１１によって、冷媒流路２と接合されてお
り、きわめて低い熱抵抗を実現している。
低融点の材料１１によって、冷媒流路２と接合されてお
り、きわめて低い熱抵抗を実現している。
（ゲート−冷媒間の熱抵抗くα２℃／Ｗ）これによりて
、大電力を消費する高速半導体装置の実装が可能となり
、システム性能の向上を図ることができた。
、大電力を消費する高速半導体装置の実装が可能となり
、システム性能の向上を図ることができた。
また、半導体装置３が搭載されたチップキャリア基板７
と冷却・封止構造体１からなるモジュール構造体１２は
、信号系接続用はんだ１４と、固定用はんだ１５により
て、大形基板１３に固定されており、冷却用冷媒の圧力
変動等による振動に対して、耐性が高く、接続信頼性を
高くすることができた。
と冷却・封止構造体１からなるモジュール構造体１２は
、信号系接続用はんだ１４と、固定用はんだ１５により
て、大形基板１３に固定されており、冷却用冷媒の圧力
変動等による振動に対して、耐性が高く、接続信頼性を
高くすることができた。
また、断面積が大きく、低抵抗の固定用はんだ１５を接
地電位接続用に用いることにより、接地電位の変動をさ
らに小さくできた。
地電位接続用に用いることにより、接地電位の変動をさ
らに小さくできた。
なお、大形基板１５と、より上位の実装階層とを接続す
るための入出力ビン１６．大形基板内部の配線１７は従
来例と同様であり、説明を省略した。
るための入出力ビン１６．大形基板内部の配線１７は従
来例と同様であり、説明を省略した。
実施例２：
第６図、第７図に実施例２を示す、モジュール外観等は
実施例１と同様である。第６図にはモジュール構造の断
面、第７図にはマルチチップキャリア基板１８の平面図
を示した。半導体装置１９の少なくとも一辺が冷却・封
止構造体２ｏの内周に対峠することによって、実施例１
と同様の効果を得ることができた。実装密度は実施例１
に比べてやや劣るが、マルチチップキャリア基板の中央
部分にある、大電力素子を実装できない領域に、メモリ
等の比較的消費電力の小さい素子を搭載することにより
て、大形計算機システムの中央処理部以外。
実施例１と同様である。第６図にはモジュール構造の断
面、第７図にはマルチチップキャリア基板１８の平面図
を示した。半導体装置１９の少なくとも一辺が冷却・封
止構造体２ｏの内周に対峠することによって、実施例１
と同様の効果を得ることができた。実装密度は実施例１
に比べてやや劣るが、マルチチップキャリア基板の中央
部分にある、大電力素子を実装できない領域に、メモリ
等の比較的消費電力の小さい素子を搭載することにより
て、大形計算機システムの中央処理部以外。
中・小規模の計算憚シス、テムに好適な実装系を構築す
ることができた。また、本実装系を並列処理計算機の１
つの処理系要素に用いた場合は、実施例１を用いた場合
とほぼ同等の性能を得ることができた。
ることができた。また、本実装系を並列処理計算機の１
つの処理系要素に用いた場合は、実施例１を用いた場合
とほぼ同等の性能を得ることができた。
本発明によれば、高効率冷却、大電流給電、及び高密度
実装が可能となり、大電力ＬＳＩを用いた超高速大聖計
算機が実現可能となる。
実装が可能となり、大電力ＬＳＩを用いた超高速大聖計
算機が実現可能となる。
第１図は、本発明の実施例１に係る実装構造の全体斜視
図である。 第２図は、本発明の実施例１に係る実装構造の平面図で
ある。 第６図は、本発明の実施例１に係る実装構造の立面図で
ある。 第４図は１本発明の実施例１に係る実装構造の一部分の
内部構造を示した平面図である。 第５図は、本発明の実施例１に係る実装構造の一部分の
内部構造を示した立面図である。 第６図は、本発明の実施例２に係るモジュール構造の断
面図である。 第７図は、本発明の実施例２に係るマルチチップキャリ
ア基板の平面図である。 第１ 図 第２図 １０ 禮月＼はスガぎ １イ云熱１［Ａ４壬ε１＝５ ）？ １巳ヨ土−づしａ鱒 １３尺形基飯 １４侑号糸接朗蜜Ｘ １５固足用１よんだ ］６ λ出力ビシ １７ 大形を卿０配縁 第４０ ３半導体装置 埠、読部分 ９ モｂｌＪ且メタ５１ス゛
図である。 第２図は、本発明の実施例１に係る実装構造の平面図で
ある。 第６図は、本発明の実施例１に係る実装構造の立面図で
ある。 第４図は１本発明の実施例１に係る実装構造の一部分の
内部構造を示した平面図である。 第５図は、本発明の実施例１に係る実装構造の一部分の
内部構造を示した立面図である。 第６図は、本発明の実施例２に係るモジュール構造の断
面図である。 第７図は、本発明の実施例２に係るマルチチップキャリ
ア基板の平面図である。 第１ 図 第２図 １０ 禮月＼はスガぎ １イ云熱１［Ａ４壬ε１＝５ ）？ １巳ヨ土−づしａ鱒 １３尺形基飯 １４侑号糸接朗蜜Ｘ １５固足用１よんだ ］６ λ出力ビシ １７ 大形を卿０配縁 第４０ ３半導体装置 埠、読部分 ９ モｂｌＪ且メタ５１ス゛
Claims (1)
- 【特許請求の範囲】 １、半導体装置の少なくとも一辺を封止部の内周辺に対
向するように配置し、封止部の外周辺から給電すること
を特徴とするモジュール構造。 ２、請求項１記載のモジュール構造において、冷却媒体
の流路を有することを特徴とするモジュール構造。 ３、請求項２記載のモジュール構造において、４個の半
導体装置からなり、それらを縦２×横２に配置し、封止
部の内周辺に半導体装置の２辺を対向させたことを特徴
とするモジュール構造。 ４、請求項１〜３のいずれかに記載のモジュール構造に
おいて、モジュール構造を搭載する基板上に、信号系の
接続以外に基板固着のみを目的とする接合部を有してい
ることを特徴とするモジュール構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199825A JPH0250465A (ja) | 1988-08-12 | 1988-08-12 | モジュール構造体およびそれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199825A JPH0250465A (ja) | 1988-08-12 | 1988-08-12 | モジュール構造体およびそれを用いた電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0250465A true JPH0250465A (ja) | 1990-02-20 |
Family
ID=16414271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63199825A Pending JPH0250465A (ja) | 1988-08-12 | 1988-08-12 | モジュール構造体およびそれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0250465A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791585A (en) * | 1980-11-28 | 1982-06-07 | Nippon Electric Co | Terminal block with resistor |
-
1988
- 1988-08-12 JP JP63199825A patent/JPH0250465A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791585A (en) * | 1980-11-28 | 1982-06-07 | Nippon Electric Co | Terminal block with resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495394A (en) | Three dimensional die packaging in multi-chip modules | |
| EP0683968B1 (en) | Module comprising ic memory stack dedicated to and structurally combined with an ic microprocessor | |
| US5050039A (en) | Multiple circuit chip mounting and cooling arrangement | |
| US5825628A (en) | Electronic package with enhanced pad design | |
| US5444296A (en) | Ball grid array packages for high speed applications | |
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| US7132313B2 (en) | Diamond heat spreading and cooling technique for integrated circuits | |
| JP2636777B2 (ja) | マイクロプロセッサ用半導体モジュール | |
| US20080067662A1 (en) | Modularized Die Stacking System and Method | |
| JPH05275865A (ja) | 高密度パツケージ | |
| JPH0758276A (ja) | マルチチップ・モジュール | |
| JPH0642525B2 (ja) | 多チツプチツプキヤリア及び製造方法 | |
| US5719745A (en) | Extended surface cooling for chip stack applications | |
| Akihiro et al. | Packaging technology for the NEC SX-3/SX-X supercomputer | |
| JPH0834284B2 (ja) | 三次元チップパッケージ | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| JPH0846134A (ja) | 半導体装置 | |
| JPH0250465A (ja) | モジュール構造体およびそれを用いた電子装置 | |
| JPS6188547A (ja) | 半導体装置 | |
| US6049136A (en) | Integrated circuit having unique lead configuration | |
| JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
| US6137174A (en) | Hybrid ASIC/memory module package | |
| JPS6252954A (ja) | 半導体装置 | |
| JP2901401B2 (ja) | マルチチップモジュール | |
| US20020050378A1 (en) | Double-layered multiple chip module package |