JPH02504683A - 3台の実質的に同一のデータ処理ユニットの並列同期動作用スタート信号の発生方法および装置 - Google Patents

3台の実質的に同一のデータ処理ユニットの並列同期動作用スタート信号の発生方法および装置

Info

Publication number
JPH02504683A
JPH02504683A JP1506196A JP50619689A JPH02504683A JP H02504683 A JPH02504683 A JP H02504683A JP 1506196 A JP1506196 A JP 1506196A JP 50619689 A JP50619689 A JP 50619689A JP H02504683 A JPH02504683 A JP H02504683A
Authority
JP
Japan
Prior art keywords
units
data processing
start signal
parallel
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1506196A
Other languages
English (en)
Inventor
ラルス‐ゴーラン,ペーターセン
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JPH02504683A publication Critical patent/JPH02504683A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1687Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187Voting techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Image Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Selective Calling Equipment (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 3台の実質的に同一のデータ処理ユニットの並列同期動作用スタート信号の発生 方法および装置技術分野 本発明は、3台の実質的に同一のデータ処理ユニットを並列同期動作させるため のスタート信号の発生方法およびVi隨であって、3台の同一ユニットの出力の アレイが各データ処理タイミング周期内で一致した2進状態をとり、複数の出力 アレイを介してこれらのユニットが複数の2道ビツトを含む相互に同じデータ・ ワードを送出するよ・うにするための前記発生方法および装置に関する。
背景技術 少なくとも3台の同一のデータ処理ユニットを含むデータ処理システムの広告宣 伝文句によれば、このような冗長システムが、冗長度をもたないシステムと同様 にスタートアップできること、入出力制tIilta子を制御対象ブOセスに接 続して電源スィッチを投入しさえすれば並列同期動作が自動的に行なわれること 、そしてこの種の動作は、多数決選択原理の助【プによる極めて高度の信頼性、 誤差裕度および誤差解析の利点を持つことがうたわれている。
しかしこのような一般的な電圧スイッチの投入という、これまで通りのスタート アップ、すなわちコールドスタートが冗長度を持つシステムでは、しばしばうま く行かないのは、経験の示す通りである。
発明の開示 本発明では、全ての条件が満たされたとき3台の同一のデータ処理ユニットの並 列同期動作かり能になるような、何種類かの条件が考慮されている。第1の条件 は、それぞれのデータ処理ユニットがサービス可能であること、すなわち正しい データ処理を行ないうることである。
サービス可能性は、通常はデータ処理ユニットに個々に適用される試験ブOグラ ムを利用して点検される。サービス可能性の点検はまた、適切な命令シーケンス を用いてユニットにデータ処理を命令することによっても行なわれる。第2の条 件は、これらのデータ処理ユニットが正確に同じタイミングで動作することであ り、これは共通のタイミング発生器などによって実理され、もし第1の条件が満 たされているならば、ユニットは個々に計算されたデータ・ビットおよび数ビッ トを含むデータ・ワードを同期して送出することになる。
もし、第1および第2の条件が渦だされているならば、並列同期動作のための第 3の条件は、これらのユニットが各データ処理タイミング周期内で、全く同じプ ログラム命令を並列に実行することである。例えば米国特許第4.099.24 1号には、どのようにしてプロセッサ2重システムが並列同期動作を開始するか が説明されており、そこでは正しい段階におけるスタート信号によって特殊なス タート命令が指示される。
本発明によれば、ユニットが個々にランダム・スタート・アップを利用して、シ ステムのタイミングに従って相互に異なるデータ処理を実行することができ、そ の結果、序論で述べた出力アレイが同じタイミング周期内で相異なるデータ・ワ ードを送出できる場合、すなわち第1および第2条件が満たされた場合にのみ並 列同期動作用のスタート信号が発生される。比較動作により決定されるワードの 差は、次に並列同期動作用のスタート信号に変換される。
3重の冗長度を持つシステムでは、スタート信号を発生させるのに使用される1 ワードは少なくとも2個のデータ・ピットを含む必要があり、そうでないと1タ イミング周期m内でワードの差を決定することができない。1ワードあたりのビ ット数が多いほど、スタート信号を速く発生する確率が大きくなる。
多数決選択原理に基づくデータビットを用いる冗長システムにおいては、データ 処理ユニットの3個の同じ出力からなる1個のアレイから、複数のタイミング周 期にわたって得られた2道状態であっても、スタート信号の発生のために使用さ れうる。状態の差は記録され、これらはタイミング周期内の比較動作により、ア レイ内のユニット出力の3対中の2対について決定される。アレイ出力の3対の 全てにおける状態差が複数のタイミング周期にわたって記録されたならば、スタ ート信号が発生される。
3重の冗長度を持つシステムのスタートアップは、本発明のスタート信号が使用 された場合には、上述のコールドスタートを用いる場合よりも信頼性が高い。こ の、本発明の信号の発生特性は、請求の範囲に開示されている。
図面の簡単な説明 次に添付図面を参照しつつ本発明の詳細な説明するが、唯一の図には、AND素 子9と3つの比較器1oとを含むスタート信号発生器5に接続された、3台のデ ータ処理ユニット1が示されている。
発明の最良の実施態様 3台の実質的に同一のデータ処理ユニット1のそれぞれには、コールドスタート 端子2が備えられており、この端子にコールドスタート信号を受けると、各ユニ ットは、共通のタイミング発生器3により決定されるタイミングでデータ処理を 行なうことができる。さらに、これらのユニットは、これらのユニットの並列同 期動作用のスタート信号を発生するための共通のスタート信号発生器5に接続さ れたスタート信号入力4を有する。図には、データ処理ユニットの、これらユニ ットを利用して1llJ@される装置、例えば遠隔通信装冒への接続は示されて おらず、また、スタート信号によって並列同期動作を実現するための通常のユニ ット用部品も示されていない。もし3台の同一ユニットの出力のアレイ6が一致 した2進状態をとれば、あるいは、もし複数(図示では2つ)の出力アレイ7が 複数のデータヒツトを含む一致したデータ・ワードを送出すれば、データ処理タ イミング周期内で3重の冗長度が存在することになる。
しかし、これらのデータ処理ユニットのランダムスタートアップを行なえば、相 互に異るデータ・ワードが出力アレイ7を介して送出される。ランダムスタート アップは、これらのユニットの端子2が相異なるタイミング周期内でコールドス タート信号を受け、かつ/または、これらのユニットにランダムデータ処理命令 が並列に指示された時に行なわれる。
データ処理ユニット1と同期的に動作するようにタイミング発生器3に接続され 、かつ(図において)作動入力8をコールドスタート端子2の1つに接続されて いるスタート信号発生器5は、AN[)応答性2進論理素子9を含み、この論理 素子の入力は、EXOR応答性論理素子を含む3個の比較器10に接続されてい る。データ処理ユニットの出力アレイ7がスタート信号発生器の比較器10の入 力に接続されていることにより、それぞれのデータ処理ユニットから得られたデ ータ・ワードは、同じタイミング周期内に他の2つのユニットから得られたデー タ・ワードと比較される。AND素子9は、比較器によって決定された「全ての データ処理ユニットが異る」状態をスタート信号に変換し、その出力はスタート 信号発生器の非作動化入力11およびデータ処理ユニットのスタート信号入力4 に接続されている。
実際には、比較器10は多数決選択原理によりデータ処理ユニットの並列同期動 作を通常のように監視するためにも用いられる。この場合には、スタート信号は 単にAND素子9を非作動化するだけである。
ビットに基づく監視が行なわれるデータ処理装置においては、多数決選択比較器 は単に同じユニットの1出力アレイ6にのみ接続される。1ピツト比較器を監視 とスタート信号発生との双方に用いるときは、同じタイミング周期内に「全ての データ処理ユニットが相異る」という発明上の状態を決定することは不可能であ るので、この場合は、3個の単安定再トリガ不能素子12を比較器10とAND 素子9との間に配置する。もし、3個の1ビツト比較器のうちの2個が、あるタ イミング周期内に2進状態の差を見出したときは、関連する2@の単安定素子が 作動せしめられ、これらの素子の特性的復旧時間は複数のデータ処理タイミング 周期を含む。[全てのデータ処理ユニットが相異なる]状態は、もし第3単安定 素子も、前に作動せしめられた2個の単安定素子が非作動状態へ復帰する以前に 作動せしめられたならば与えられる。ピットに基づく多数決選択に適したスター ト信号発生器5は、出力アレイe1比較器10.単安定素子12およびAND素 子9の間の破線で示された接続線路により図示されている。
国際調査報告 1m、―、l^帥−網−”’ PCT/SE 89100257国際調査報告    PCT/SE 89100257T1+m m & $7 IQ −一禰情 豐修電榊pm−−−+ *−m +1w−を−一一一−−1−一噂一

Claims (4)

    【特許請求の範囲】
  1. 1.3台の実質的に同一のデータ処理ユニット(1)を並列同期動作させるため のスタート信号の発生方法であって、それによりこれらのユニットが各データ処 理タイミング周期中に複数の2進ビットを含む相互に同じデータ・ワードを、3 個の同一ユニットの出力を含む複数の出力アレイ(7)を介して送出することが できるものであり、これらのユニットがランダムにスタートアップされて相異な るデータ処理を並列に実行することと、前記出力アレイを介して各ユニットから 送られるワードが同時に他の2台のユニットから来る2つのワードと比較される ことと、同一タイミング周期中に前記比較により決定される3個のワードの差に 基づいてスタート信号が発生されることとを特徴とする、3台の実質的に同一の データ処理ユニットの並列同期動作用スタート信号の発生方法。
  2. 2.請求項1による、3個の実質的に同一のデータ処理ユニット(1)を並列同 期動作させるためのスタート信号の発生装置であって、それによりこれらのユニ ットが各データ処理タイミング周期中に複数の2進ビットを含む相互に同じデー タ・ワードを、3個の同一ユニットの出力を含む複数の出力アレイ(7)を介し て送出することができるものであり、3個のスタート端子(2)のそれぞれが前 記処理ユニットの1つに接続されていることにより、これらのユニットがランダ ムにスタートアップされて相異なるデータ処理を並列に実行するようになってい る該3個のスタート端子(2)と、EXOR応答性2進論理素子を含む3個のワ ード比較器(10)のそれぞれが前記出力アレイ(7)を介して2台の前記ユニ ットに接続されている該3個のワード比較器(10)と、入力が該ワード比較器 の出力に接続され出力が前記ユニットヘのスタート信号入力(4)に接続された AND応答性2進論理素子(9)と、を特徴とする、3台の実質的に同一のデー タ処理ユニットの並列同期動作用スタート信号の発生装置。
  3. 3.3台の実質的に同一のデータ処理ユニット(1)を並列同期動作させるため のスタート信号の発生方法であって、それにより3台の同一ユニットの出力の1 個のアレイ(6)が、各データ処理タイミング周期中に一致した2進状態をとる ことができるものであり、これらのユニットがランダムにスタートアッブされて 相異なるデータ処理を並列に実行することと、前記アレイにまとめられた出力の それぞれに得られた2進状態が同一タイミング周期中に該アレイの他の2つの出 力に得られた2つの状態と比較されるにとと、該アレイにまとめられた3対のユ ニット出力のうちの2対についての前記比較により決定される状態の差が記録さ れることと、前記アレイの全3対の出力における状態差が複数のタイミング周期 内に記録されたとき前記スタート信号が発生せしめられることとを特徴とする、 3台の実質的に同一のチータ処理ユニットの平列同期動作用スタート信号の発生 方法。
  4. 4.請求項3による、3台の実質的に同一のデータ処理ユニット(1)を並列同 期動作させるためのスタート信号の発生装置であって、それにより3台の同一ユ ニットの出力の1個のアレイ(6)が各データ処理タイミング周期中に一致した 2進状態をとることができるものであり、3個のスタート端子(2)のそれぞれ が前記処理ユニットの1つに接続されていることによりこれらのユニットがラン ダムにスタートアップされて相異なるデータ処理を並列に実行するようになって いる該3個のスタート端子(2)と、EXOR応答性2進論理素子を含む3個の ビット比較器(10)のそれぞれが前記出力アレイ(6)を介して2台の前記ユ ニットに接続されている該3個のビット比較器(10)と、3個の単安定再トリ ガ不能素子(12)のそれぞれが該比較器(10)の1個に接続されていて、該 素子の特性的復旧時間が複数のタイミング周期を含む該3個の単安定再トリガ不 能素子(12)と、入力が該単安定素子(12)の出力に接続され出力が前記ユ ニットヘのスタート信号入力(4)に接続されたAND応答性2進論理素子(9 )と、を特徴とする、3台の実質的に同一のデータ処理ユニットの並列同期動作 用スタート信号の発生装置。
JP1506196A 1988-06-23 1989-05-11 3台の実質的に同一のデータ処理ユニットの並列同期動作用スタート信号の発生方法および装置 Pending JPH02504683A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8802386-6 1988-06-23
SE8802386A SE461484B (sv) 1988-06-23 1988-06-23 Saett och anordning foer att alstra en startsignal foer parallellsynkron drift av tre i huvudsak identiska databehandlingsenheter

Publications (1)

Publication Number Publication Date
JPH02504683A true JPH02504683A (ja) 1990-12-27

Family

ID=20372734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1506196A Pending JPH02504683A (ja) 1988-06-23 1989-05-11 3台の実質的に同一のデータ処理ユニットの並列同期動作用スタート信号の発生方法および装置

Country Status (20)

Country Link
EP (1) EP0348368B1 (ja)
JP (1) JPH02504683A (ja)
KR (1) KR960003410B1 (ja)
CN (1) CN1019235B (ja)
AR (1) AR242862A1 (ja)
AU (1) AU619866B2 (ja)
BR (1) BR8906980A (ja)
CA (1) CA1316609C (ja)
DE (1) DE68908032T2 (ja)
DK (1) DK172489B1 (ja)
DZ (1) DZ1346A1 (ja)
EG (1) EG18972A (ja)
ES (1) ES2043108T3 (ja)
FI (1) FI95629C (ja)
IE (1) IE62432B1 (ja)
MX (1) MX170286B (ja)
MY (1) MY104014A (ja)
SE (1) SE461484B (ja)
TR (1) TR24168A (ja)
WO (1) WO1989012857A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014213245A1 (de) * 2014-07-08 2016-01-14 Robert Bosch Gmbh Verfahren zum Verarbeiten von Daten für eine Fahrfunktion eines Fahrzeuges
US10125449B2 (en) 2014-12-09 2018-11-13 Lg Electronics Inc. Dryer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010263A (ja) * 1983-06-10 1985-01-19 アグフア・ゲヴエルト・ナ−ムロゼ・ベンノ−トチヤツプ 改良された液体電気泳動現像剤
JPS627818A (ja) * 1985-07-03 1987-01-14 Toshiba Monofuratsukusu Kk 水冷支持柱の保護構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099241A (en) * 1973-10-30 1978-07-04 Telefonaktiebolaget L M Ericsson Apparatus for facilitating a cooperation between an executive computer and a reserve computer
US4497059A (en) * 1982-04-28 1985-01-29 The Charles Stark Draper Laboratory, Inc. Multi-channel redundant processing systems
SE441709B (sv) * 1984-03-26 1985-10-28 Ellemtel Utvecklings Ab Anordning for att astadkomma parallellsynkron drift av en forsta och en andra my-processor
DE3431169A1 (de) * 1984-08-24 1986-03-06 Standard Elektrik Lorenz Ag, 7000 Stuttgart Verfahren zur synchronisation mehrerer parallelarbeitender rechner
SE457391B (sv) * 1987-04-16 1988-12-19 Ericsson Telefon Ab L M Programminnesstyrt realtidssystem omfattande tre i huvudsak identiska processorer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010263A (ja) * 1983-06-10 1985-01-19 アグフア・ゲヴエルト・ナ−ムロゼ・ベンノ−トチヤツプ 改良された液体電気泳動現像剤
JPS627818A (ja) * 1985-07-03 1987-01-14 Toshiba Monofuratsukusu Kk 水冷支持柱の保護構造

Also Published As

Publication number Publication date
EG18972A (en) 1994-07-30
TR24168A (tr) 1991-04-30
SE8802386D0 (sv) 1988-06-23
BR8906980A (pt) 1990-12-18
CA1316609C (en) 1993-04-20
DZ1346A1 (fr) 2004-09-13
FI95629C (sv) 1996-02-26
CN1038890A (zh) 1990-01-17
CN1019235B (zh) 1992-11-25
DK47490A (da) 1990-02-22
DE68908032D1 (de) 1993-09-09
EP0348368A1 (en) 1989-12-27
MX170286B (es) 1993-08-13
DK47490D0 (da) 1990-02-22
DK172489B1 (da) 1998-10-05
MY104014A (en) 1993-10-30
IE62432B1 (en) 1995-02-08
FI900743A0 (fi) 1990-02-14
SE8802386L (sv) 1989-12-24
AU619866B2 (en) 1992-02-06
WO1989012857A1 (en) 1989-12-28
ES2043108T3 (es) 1993-12-16
IE891994L (en) 1989-12-23
AU3750289A (en) 1990-01-12
KR900702445A (ko) 1990-12-07
KR960003410B1 (ko) 1996-03-13
FI95629B (sv) 1995-11-15
SE461484B (sv) 1990-02-19
DE68908032T2 (de) 1993-12-16
EP0348368B1 (en) 1993-08-04
AR242862A1 (es) 1993-05-31

Similar Documents

Publication Publication Date Title
JPS6239580B2 (ja)
WO1989011191A1 (fr) Dispositif detecteur de la position d'une ligne interrompue dans un controleur serie
JP3180015B2 (ja) 複数のロック・ステップ作動回路の同期エラーを検出する装置及び方法
US5421002A (en) Method for switching between redundant buses in a distributed processing system
JPH02504683A (ja) 3台の実質的に同一のデータ処理ユニットの並列同期動作用スタート信号の発生方法および装置
JPH04299429A (ja) マルチプロセッサシステムの障害監視方式
CN113341938A (zh) 汽车控制器测试系统及其控制方法
NO176378B (no) Fremgangsmåte og apparat til generering av et startsignal for parallell-synkron drift av tre hovedsakelig like databehandlingsenheter
JPH05276135A (ja) 多重化システムにおけるパリティー付加方式
SU1270761A1 (ru) Устройство дл обработки диагностических сигналов
JPH05346810A (ja) プログラマブルコントローラの出力異常処理方式
JPH04306029A (ja) 単方向通信における障害装置の特定方法
JPH02301855A (ja) 中央演算処理装置の並列運転方式
KR910000875B1 (ko) 프로그램어블 로직콘트롤러에서 입출력 모듈의 번지지정이 필요없는 직렬 데이타 전송방법 및 장치
JPH0685885A (ja) 冗長回路を有する通信装置
SU1571619A1 (ru) Устройство дл контрол монтажных схем
JPH02105635A (ja) データ誤り検出回路
SU1241248A1 (ru) Устройство дл сопр жени приемника данных с магистралью источника данных
JPH01238334A (ja) 自動障害検出切替方式
JPS6116092B2 (ja)
JPH06161799A (ja) Cpu多重化瞬時切換装置
JPH02244834A (ja) 光信号受信装置の試験方法
JPH06334668A (ja) 多重伝送方式
JPS6282836A (ja) デ−タ伝送装置
JPH08297586A (ja) パリティチェック方式