JPH0250736A - 多重化装置の異常検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第７図〜第１２図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図〜第６図） 発明の効果 〔概要〕 多重化装置の異常検出方式に関し、 多重化された装置が故障した場合、下位装置の何れか１
つから正常応答を受信した時点で応答のない下位装置を
強制的にエラーと見做して故障した装置をはやく検出す
ることを目的とし、多重化された下位装置を備え、これ
ら下位装置は上位装置から送出されるクロックにより同
期動作を行い、かつ下位装置は上位装置から発せられた
コマンドに対する動作終了報告を終了ステータスととも
に各々個別に報告するようにした多重化装置において、
上位装置に下位装置の異常を検出する異常検出手段を具
備し、下位装置から正常応答に比べて速い異常報告があ
った場合はこれを無視して何の応答もなかったものとみ
なし、下位装置の何れか１つの正常応答を受取った時点
で応答のない装置は強制的に異常とみなして制御するよ
うに構成したもの。

〔産業上の利用分野〕

本発明は多重化装置に於ける異常検出方式に係り、特に
、コンピュータ等において、多重化された装置が故障し
た場合、その故障装置を速やかに切り離すため、故障装
置を少しでも速く検出できるようにした多重化装置に於
ける異常検出方式に関する。

〔従来の技術〕

最近の著しい情報化社会の発展に伴いシステムの高速性
及び高信軌性の要望が益々重要となってきている。

従来、この要求に対し、システムを多重化し、一方がダ
ウンすれば他方のシステムにより業務を遂行する方法が
一般的に採用されてきた。

最近では、ノンストップコンピュータとして設計段階よ
り各ユニットをコンポーネント化し、これらを多重化す
る構成がとられ、一部が故障した場合、故障部分を縮退
し業務を遂行するようにハードウェアに組み込まれるよ
うに成ってきた。

しかしながら、何れの場合も故障システム、或いは故障
部分を切り離したり、切り換えたりする場合、これを短
時間で行う事が重要となる。

そして、−船釣には、上位装置により下位装置の故障を
検出する場合、下位装置からの何らかのエラーまたは正
常報告信号により行い、下位装置がその応答を返せない
場合、成る一定時間待っても応答が返ってこなければ（
タイムアウト）下位装置の故障とみなす方法が多く使用
されている。

以下、従来の具体例を図面に基づいて説明する。

第７図は従来における多重化装置を示した図である。

図において、ＣＭＡはコモン・メモリ・アダプタであり
、この内部には、タイマＴ１フリップフロップＦＦ、イ
ンバータＩＮＶ等が設けられている。

このＣＭＡは、上位装置であるＣＰＵ（Ａ）及びＣＰＵ
　（Ｂ）からの要求により、該ＣＰＵからのクロックに
同期して下位に接続された多重化ＣＭ（コモンメモリ）
にデータを書き込んだり（多重化された共通メモリＣＭ
は全てそのデータの同一性を保証）、或いは、ＣＭのデ
ータを読み出し、上位装置に送出する為の制御等を行う
装置である。

多重化ＣＭとしては、マスクメモリであるＣＭ（１）と
スレーブメモリであるＣＭ　（２）を設ける。

ＢＵＳ■は、ＣＭＡとＣＭ（１）及びＣＭ（２）間の双
方向データバスであり、ＣＭＡがコマンドを送出する場
合は、データ長及びＣＭ内のメモリアドレスがＣＭＡよ
り送出される。

また、ＣＭＡがデータを送出する場合には、ＤＡＴＶ信
号（データ有効信号）と共にライ）　ｈｒｉｔｅ）デー
タが送出される。

ＣＭＡがＣＭ（コモンメモリ）上りデータを読み出す場
合には、マスクＣＭから送出されるＤＳＥＮＤ信号（デ
ータ有効信号）と共に、リード（Ｒｅａｄ）データがの
せられる。

次に、第８図乃至第１２図に基づいて、上記第７図の動
作を説明する。

（１）ＣＭへの書き込みシーケンスにおいて、ＣＭ（１
）及びＣＭ　（２）が共に正常な場合（第８図参照） ＣＭＡの上位装置（この例ではＣＰＵ　（Ａ）、ＣＰＵ
　（Ｂ）が８亥当）は、バス■を通しＣＭＡに同期信号
に同期して、データを送出する。

そのデータを受取ったＣＭＡ内の制御回路は、ＣＭに対
する種々の要求（リフレッシュリクエスト、パトロール
、その他ＣＰＵの要求）のプライオリティをとる。

そして、条件が取れれば、ＣＭに対しメモリアドレス（
ＡＤＤ）、データレングス（ＬＮＧ）をバス（ＢＵＳ）
■に、ＣＭＤ　（コマンド）信号■をライト（ｗｒｉｔ
ｅ）にし、ＣＭＤＶ　（コマンド有効）信号■をオンに
する。

その後、ＣＭＤＶ信号をオフにし、書き込みデータをバ
ス（ＢＵＳ）■ニノせ、ＤＡＴＶＣデータ有効）信号■
をオンにし最初のデータを送出する。

データの送出はＬＮＧ　（レングス）で示した数だけ（
８バイト）繰返しくこの例では、１バイトデータを８回
繰返し、システムクロックに同期して、送出する）、送
出が終わればＤＡＴＶ　（データバリッド）信号をオフ
にする。

その後、ＣＭ　（１）及びＣＭ　（２）からエンド信号
（ＥＮＤ＃Ｏ及びＥＮＤ＃１）とステータス信号（ＳＴ
ＡＴ＃Ｏ及び５ＴＡＴ＃１）がＣＭＡに送られてくる。

この例はＣＭ　（１）及びＣＭ　（２）が共に正常なの
で、所定のＣＭＡビジー時間内にＥＮＤ信号があり、そ
のまま次のサイクルへ移る。

（２）　　ＣＭからの読み出しシーケンスにおいて、Ｃ
Ｍ　（１）及びＣＭ　（２）が共に正常な場合（第９図
参照） ＣＭの読み出しの場合は、書き込みと同様な動作を行う
が、データの送出及びＤＳＥＮＤ　（データ送出）信号
の送出は、フリップフロップＦＦから出されるＭＡＳＴ
ＥＲ信号■を受は取ったＣＭのみが送出する。

この例ではＣＭ　（１）がマスクでＣＭ　（２）がスレ
ーブとなっているが、フリップフロップの状態を反転さ
せればＣＭ　（２）がマスクでＣＭ（１）がスレーブと
なる。

ＣＭＡがＣＰＵより読み出し要求を受は取ると、上記と
同様な手順（プライオリティ）を取り、ＣＭに対し、メ
モリアドレス（ＡＤＤ）、データレングス（ＬＮＧ）を
バス（ＢＵＳ）■に、ＣＭＤ信号■をリード（Ｒｅａｄ
）にし、ＣＭＤＶ　（コマンドバリッド）信号■をオン
にする。

その後、ＣＭＤＶ信号をオフにすると共に、ＢＵＳを受
けの状態にし、ＤＳＥＮＤ信号■を待つ。

ＤＳＥＮＤ信号を受は取ると、その時のＢＵＳ上のデー
タを受は取る。

このように、同期信号（システムクロック）に同期して
、順次ＤＳＥＮＤ信号と共に送られてくるデータを受は
取り、ＥＮＤ信号■とステータス信号■を待つ。

この例では、８回データがＣＭＡに送出し終わるとＥＮ
Ｄ＃０．５ＴＡＴ＃０１ＥＮＤ＃１．５ＴＡＴ＃１が出
されるので、全て正常である。

したがって、ＣＭＡビジー時間が終了すると次のサイク
ルへ移る。

（３１ＣＭからの読み出しシーケンスにおいて、ＣＭ　
（１）が正常でＣＭ　（２）が異常の場合（第１０図参
照） この例も上記と同様にして、８バイトデータを８回に分
けてリードする。この時、ＣＭ　（１）は正常であるか
ら８回目のデータ送出と同時にＥＮＤ＃０信号と５ＴＡ
Ｔ信号とを出す。

しかし、スレーフ゛メモリＣＭ　（２）が、３回目のデ
ータ送出時に異常となり、ＥＮＤ＃１と５ＴＡＴ信号を
出す。

この場合、５ＴＡＴ信号■は２ビツトで構成されており
、例えば“００”ならば何の異常もなく正常、０１″な
らば１ビツトエラー　“１０″ならば２ビツトエラー　
“１）”ならば異常とする。

すなわち、ｌビットエラーと、２ビツトエラーは異常と
して取り扱わないようにし、制御回路の（例えばカウン
タ等のパリティエラー）エラーである“１）”の場合だ
け異常としてカットするものである。

したがって、この例ではＣＭ　（２）が６１）″で異常
であるが、ＣＭ（１）は正常であるから、ＣＭ　（２）
を切り離し、ＣＭ　（１）のみで次のサイクルを実行す
る。即ち、５ＣＵＴ（スレーブカット）信号をオンして
ＣＭ　（２）を切り離す。

（４１ＣＭからの読み出しシーケンスにおいて、ＣＭ　
（１）が異常でＣＭ　（２）が正常の場合（第１）図参
照） この例では、スレーブメモリＣＭ（２）が正常でマスタ
メモリＣＭ　（１）が異常であるから、フリップフロッ
プＦＦの状態を反転させることにより、ＣＭ　（１）を
スレーブとし、ＣＭ　（２）をマスクに切り換えた後、
５ＣＵＴ信号をオンにしてこのスレーブとなったスレー
ブメモリＣＭ（１）を切り離す。

（５１ＣＭからの読み出しシーケンスにおいて、ＣＭ　
（１）正常、ＣＭ　（２）無応答（異常）の場合（第１
２図参照） この例では、マスクメモリＣＭ　（１）は８回目のデー
タ送出と共にエンド信号を送出するので正常であるが、
スレーブメモリＣＭ　（２）は全く無応答（異常）のま
まである。

この場合には、ＣＭＡ内のタイマＴが作動し、該タイマ
Ｔがタイムアツプした後、スレーブメモリＣＭ　（２）
を異常として切り離す。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては次のような欠点があ
った。

即ち、下位装置が多重化されている場合、一方からは正
常応答、他方からは無応答となる場合がある（例えば上
記第１２図の例を参照）。

このような場合、上位装置は、両方の終了ステータスを
知るため、ある一定時間（タイマがタイムアウトするま
での時間）待つことになり、上位装置の性能を落とす欠
点があった。

本発明は、このような従来の欠点を解決するためになさ
れたものであり、一方の下位装置が正常にシーケンスを
完了したと判断される（２ビツト以下のエラーは正常と
みなす）応答が返って来たタイミングで、他方の応答が
ないか、またはないと見なされた場合、その装置は故障
とみなすようにして、多重化装置の性能を落とさないよ
うにすることを目的としたものである。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明は次のようにしたも
のである。

第１図は本発明に係る多重化装置に於ける異常検出方式
の原理図であり、以下この図に基づいて本発明の詳細な
説明する。

多重化された下位装置として２つのメモリ、すなわち、
マスクメモリとしてのコモンメモリＣＭ（１）と、スレ
ーブメモリとしてのコモンメモリＣＭ　（２）とを設け
る。

そして、バス■に接続された上位装置、例えば、中央処
理装置ＣＰＵ等から送出されるクロックに同期して、種
々のコマンドに対する実行をするようになっている。

また、ＣＭＡ　（コモン・メモリ・アダプタ）内には、
異常検出回路ＡＤを設けて下位装置であるＣＭ　（１）
とＣＭ　（２）の異常を検出する。

ＣＭ　（１）及びＣＭ　（２）からは、ＣＭＡに対して
、それぞれ終了信号であるＥＮＤ＃ＯとＥＮＤ＃１　（
それぞれ１ビツトで、例えば未終了の時″０”で終了す
ると“１″となる）と、ステータス信号である５ＴＡＴ
＃０と５ＴＡＴ＃１　　（２ビツトから成り、正常の時
Ｂ“００”で、１ビツトエラー時はＢ“０１”、２ビツ
トエラー時はＢ“１０”で、制御回路の異常時はＢ“１
）”）を送出して報告する。

ＣＭＡ内の異常検出回路ＡＤでは、この報告に基づき、
異常を検出する。

この場合、正常応答よりも速くエラー報告があるとこれ
を無視して報告がなかったものとし、下位装置の何れか
１つの正常応答を受は取った時点で、応答のない装置（
上記のように無視されたものを含む）は強制的にエラー
と見なすようにして異常を検出する。

〔作用〕

多重化された下位装置であるＣＭ　（１）とＣＭ（２）
において異常（エラー）が発生した場合、そのエラーを
ＣＭＡに報告できる場合と、できない場合とがある。

正常終了時において、異常が報告できない場合は当然に
応答なしとして検出されるが、正常終了時以前にエラー
の報告があった場合には、これを無視することにより、
上記のような無応答の場合と同じに取り扱うものである
。

これにより、異常検出が簡単に、かつ容易にできる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。第２
図は本発明の１実施例である多重化装置に於ける異常検
出方式を示した図である。

ＣＰＵＩ及びＣＰＵ２は、それぞれＣＭＡ　（コモン・
メモリ・アダプタ）の上位装置であり、ＣＭＡに対して
バス■で接続されている。

また、ＣＭＡの下位装置としては、多重化コモンメモリ
が設けられており、゛その１つであるＣＭ（１）を例え
ばマスタメモリとし、他の１つであるＣＭ　（２）を例
えばスレーブメモリとして多重化されている。

そして、コモン・メモリ・アダプタＣＭＡ内には、コモ
ンメモリであるＣＭ　（１）及びＣＭ（２）の異常を検
出する異常検出回路ＡＤ、マスクメモリとスレーブメモ
リを切り換えるためのフリップフロップＦＦ、フリップ
フロップＦＦの出力信号を反転するためのインバータＩ
ＮＶ、及び制御回路等を設ける。

ＣＭＡとコモンメモリとの間の接続は、上記従来例と同
じであり、各種の信号も同様である。

即ち、ＢＵＳのは双方向性バス、■ＣＭＤ　Ｖ（コモン
バリッド）信号は、ＣＭＡからコモンメモリＣＭに送出
されるコマンド有効信号、■ＤＡＴＶ（データバリッド
）信号は、ＣＭＡからコモンメモリＣＭに送出されるデ
ータ有効信号、■ＤＳＥＮＤ信号（データ送出信号）は
、ＣＭからＣＭＡにデータを送出する場合のデータ有効
信号（マスタメモリのみが送出可）、■ＣＭＤはＣＭＡ
からＣＭに送出されるコマンド信号である。

また、■ｃｌｏｃｋ　（クロック）は、ＣＭＡから送出
されるコモンメモリのクロック線であり、このクロック
線から送出されるクロックにより、ＣＭＡとＣＭ　（１
）及びＣＭ　（２）は同期して動作するものである。

■５ＴＡＴ＃Ｏ及び５ＴＡＴ＃１は、それぞれ２ビツト
から成るステータス信号、■ＥＮＤ＃０及びＥＮＤ＃１
はそれぞれエンド信号（終了信号）である。

＠ｌ５ｃＵＴ　（スレーブカット）信号はＣＭ（１）ま
たはＣＭ　（２）のうち、スレーブＣＭとなった方を異
常時に切り離すために用いるものである。

ＯＭＡＳＴＥＲと＠５ＬＡＶＥはＣＭ（１）とＣＭ　（
２）の内、どちらか一方をマスクとし、他方をスレーブ
とするための信号であり、フリップフロップＦＦから出
される信号である。

第３図は、第２図の異常検出回路の詳細図である。

図において、ＩＮＶ　（１）〜ＩＮＶ（４）はそれぞれ
インバータ、ＮＡＮＤ　（１）〜ＮＡＮＤ（５）はそれ
ぞれナンド回路、ＡＮＤ　（１）〜ＡＮＤ　（４）はそ
れぞれアンド回路、ＪＫ−１〜ＪＫ−４はＪＫフリップ
フロップ、ＤはＤフリップフロップ、ＭＤはマスク側の
デコーダ、ＳＤはスレーブ側のデコーダである。

また、入力信号としては、■５ＴＡＴ＃Ｏの２ビツトが
５ＴＡＴＯ＃Ｏと５ＴＡＴ１＃Ｏであり、■５ＴＡＴ＃
１の２ビツトが５ＴＡＴＯ＃１と５ＴＡＴ　１　＃１、
■ＥＮＤ＃０と■ＥＮＤ＃　１がそれぞれＥＮＤ＃Ｏと
ＥＮＤ＃１となる。

次に第４図乃至第６図に示した具体例について説明する
。

（１）ＣＭからの読み出しくシーケンスにおいて、マス
タメモリＣＭ　（１）が正常で、スレーブメモＩＪｃＭ
（２）が無応答（異常）の場合（第４図参照）。

この場合は、上記従来例と同様にしてデータの読み出し
を行う。

即ち、データの送出及びＤＳＥＮＤ信号の送出はマスク
信号でオンを受は取った方のＣＭ（この図ではＯＭＡＳ
ＴＥＲでＣＭ　（１）がマスク）のみが送出を行う。

ＣＰＵＩまたはＣＰＵ２よりＣＭＡが読み出し要求（Ｒ
ｅａｄ要求）を受取ると、所定の手順を取り、ＣＭに対
し、メモリアドレス（ＡＤＤ＞、データレングス（ＬＮ
Ｇ）をＢＵＳ■に、ＣＭＤ信号■をリード（Ｒｅａｄ）
にし、ＣＭＤＶ信号■をオンにする。

その後、ＣＭＤＶ信号をオフとし、ＤＳＥＮＤ信号■を
待つ。

ＤＳＥＮＤ信号を受取ると、その時のＢＵＳ上のデータ
を受取る。このようにして、システムクロック毎に１バ
イトずつのデータを８回受は取ると、マスクメモリであ
るＣＭ　（１）からはＥＮＤ信号（ＥＮＤ＃Ｏ）とステ
ータス信号（ＳＴＡＴ）が送られて（る。

しかし、この時、スレーブメモリであるＣＭ（２）から
は何の応答もない（ＥＮＤ＃１信号と５ＴＡＴ＃ｌ信号
なし）。

したがって、この時異常検出回路がこれを検知するから
、これに基づいて、５ＣＵＴ（スレーブカット）をオン
にしてスレーブメモリであ、＆ＣＭ（２）を切り離す。

結局、無応答の場合には、従来のように、タイマのタイ
ムアウトを待つことなく、異常状態とみなして異常メモ
リを切り離す。

そして、残った方のメモリだけで次のサイクルの実行を
する。

ｆ２１ＣＭからの読み出しシーケンスにおいて、マスク
ＣＭ　＜１）正常、スレーブＣＭ　（２）異常の場合（
応答あり） この場合は、ＣＭ　（１）が正常でＣＭ　（２）が異常
である（報告あり）。この例のように、データ送出の途
中で異常となり、異常信号（ＥＮＤ＃１のＢ″１）”信
号）を異常検出回路が検出した時は、これを無視し、Ｃ
Ｍ　（１）の正常応答（ＥＮＤ＃０と５ＴＡＴ信号）が
あった時のみ、その時点でＣＭ　（１）からのＥＮＤ信
号がなかったものとして取り扱うものである。

したがって、この例では、ＥＮＤ＃１の異常信号を無視
するからＥＮＤ＃０が出された後のサイクルで５ＣＵＴ
　　ＯＮとなりスレーブメモリＣＭ（２）を切り離す。

（３１ＣＭからの読み出しシーケンスにおいて、スレー
ブメモリＣＭ　（２）が正常で、マスタメモリＣＭ　（
１）が異常の場合 この例では、データ転送の途中でマスクメモリＣＭ　（
１）から異常信号（ＳＴＡＴＢ“１）”）が出されたが
、スレーブメモリＣＭ　（２）からは正常終了信号が出
された場合である。

この時ＣＭ　（１）から出された異常信号は無視する。

そして、マスタメモリの異常であるからフリップフロッ
プＦＦの状態を反転して、マスクとスレーブとを反転し
、新スレーブメモリを切り離す。

すなわ、ＣＭ　（２）をマスクとし、ＣＭ　（１）をス
レーブとした状態でスレーブメモリＣＭ（１）を切り離
す。

第３図に示した異常検出回路の動作は次のとおりである
。

ＥＮＤ信号は未終了で“０″″、正常終了で“１、′、
５ＴＡＴは２ビツトから成り、“ＯＯ”は正常、０１″
は１ビツトエラー　“１０″は２ビツトエラー　１）”
は異常（２ビツトエラーまでは正常とみなす）である。

（１）マスク、スレーブ共に正常な場合（第８図、第９
図参照） 入力信号は、ＥＮＤ＃ＯＢ“１”　　（ＥＮＤ＃０のビ
ットが“１″の意味）　、５ＴＡＴ’Ｏ＃０　（ＳＴＡ
Ｔ＃Ｏの１ビツト目）Ｂ″０″、５ＴＡＴＩ＃Ｏ（ＳＴ
ＡＴ＃Ｏの２ビツト目）Ｂ“０”、ＥＮＤ＃ＩＢ″１”
、５ＴＡＴＯ＃ＩＢ”Ｏ’、５ＴＡＴ　１　＃　Ｉ　Ｂ
“０”である。

この信号によりＮＡＮＤ　（１）〜ＮＡＮＤ　（４）の
出力は全部“０”となり、ＮＡＮＤ　（５）の出力は“
１”となるから、ＡＮＤ　（１）〜ＡＮＤ（４）の出力
は全て“０″となる。

このため、マスク側とスレーブ側のデコーダ出力はＢ“
００”となり正常である旨の信号が出される。

（２）マスク及びスレーブ共に正常であるが、マスタメ
モリが１ビツトエラーでスレーブメモリが２ビツトエラ
ーの場合（第８図、第９図参照）入力信号は、ＥＮＤ＃
ＯＢ“１″、５ＴＡＴＯ＃ＯＢ”ｌ”、５ＴＡＴ１＃Ｏ
Ｂ　”　０　’″、ＥＮＤ＃ＩＢ’ｌ”、５ＴＡＴＯ＃
ｌＢ１０″、５ＴＡＴ１＃ＩＢ”ｌ”である。

この信号により、ＮＡＮＤ　（１）とＮＡＮＤ（４）の
出力は“１″で、ＮＡＮＤ　（２）とＮＡＮＤ　（３）
の出力は“０”となり、ＮＡＮＤ　（５）の出力は“１
″となる。

したがって、ＡＮＤ　（１）とＡＮＤ　（４）の出力は
“１”でＡＮＤ　（２）とＡＮＤ　（３）の出力は０″
となるから、マスク側デコーダＭＤの出力はＢ“０１”
となり、スレーブ側デコーダＳＤの出力はＢ“１０”と
なる。

しかし、この場合、１ビツトエラーと、２ビツトエラー
であるから、この例では正常として扱われることになる
。

（３）　　マスクメモリが正常でスレーブメモリが異常
の場合（第５図参照） 入力信号は、ＥＮＤ＃Ｉ　Ｂ″１”、５ＴＡＴＯ＃ＯＢ
＠Ｏ”、５ＴＡＴ１＃ＯＢ　０″、ＥＮＤ＃ＩＢ“　１
　″、５ＴＡＴＯ＃ＩＢ　“　１　″、５ＴＡＴ１＃Ｉ
Ｂ“１″である。

この信号により、ＮＡＮＤ　（１）とＮＡＮＤ（２）の
出力は“０″でＮＡＮＤ　（３）とＮＡＮＤ（４）の出
力は“１”となり、ＮＡＮＤ　（５）の出力は“１”と
なる。

このため、ＡＮＤ　（１）とＡＮＤ　（２）の出力は０
″でＡＮＤ　（３）とＡＮＤ　（４）の出力は“１”と
なるから、マスク側デコーダＭＤの出力はＢ“００”で
正常、スレーブ側デコーダＳＤの出力はＢ“１）”で異
常信号となる。

なお、上記実施例においては、コモンメモリが、一方は
正常で他方が無応答（異常）の場合について説明したが
、両方の下位装置が同時に無応答となることも考えられ
る。

しかし、このような異常は非常に稀であると考えられる
から、その場合には従来と同様にタイマによるタイムア
ツプで検出することになる。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果が
ある。

多重化した装置（例えばメモリ）の一方が無応答となる
ような故障をした場合でも、性能を落とすことなく切り
離し動作を行うことが可能となる。

また、それぞれの多重化した装置の終了報告が別々のタ
イミングで来たとしても、そのエラーステータス等を記
憶しておく必要が無く、回路の簡素化が図れる等の効果
がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図は本発明における異常検出回路の一例、第４図〜
第６図は本発明の動作説明図、第７図は従来例構成図、 第８図〜第１２図は従来例の動作説明図である。 ＣＭＡ−コモン・メモリ・アダプタ ＡＩ）−ｍ−異常検出回路 ＦＦ−フリップフロップ ＩＮＶ−・−インバータ ＣＭ（ＬＬ−−・コモンメモリ　（マスタメモリ）ＣＭ
（２）−コモンメモリ　（スレーブメモリ）Ｎ　Ａ　Ｎ
　Ｄ−一一ナンド回路 ＡＮＤ−アンド回路 Ｍｌ）−一一マスタ側デコーダ ＳＤ−スレーブ側デコーダ ＪＫ−１〜ＪＫ−４−１−ＪＫフリップフロップＤ−Ｄ
フリップフロップ 特許出願人　　　富士通株式会社 代理人弁理士　　山　谷　晧　榮 ｉし八二

Claims (1)

【特許請求の範囲】
1. （１）多重化された下位装置を備え、これら下位装置は
   上位装置から送出されるクロックにより同期動作を行い
   、かつ下位装置は上位装置から発せられたコマンドに対
   する動作終了報告を終了ステータスとともに各々個別に
   報告するようにした多重化装置において、 上位装置に下位装置の異常を検出する異常検出手段（Ａ
   Ｄ）を具備し、 下位装置から正常応答に比べて速い異常報告があった場
   合はこれを無視して何の応答もなかったものとみなし、 下位装置の何れか１つの正常応答を受取った時点で応答
   のない装置は強制的に異常とみなして制御するように構
   成したことを特徴とする多重化装置の異常検出方式。