JPH0251296B2 - - Google Patents
Info
- Publication number
- JPH0251296B2 JPH0251296B2 JP56029084A JP2908481A JPH0251296B2 JP H0251296 B2 JPH0251296 B2 JP H0251296B2 JP 56029084 A JP56029084 A JP 56029084A JP 2908481 A JP2908481 A JP 2908481A JP H0251296 B2 JPH0251296 B2 JP H0251296B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- input
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/68—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors specially adapted for switching AC currents or voltages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ回路、特に二つの異る極
性の入力信号に対して正負両極性の出力信号を取
り出すためのトランジスタ回路に関するものであ
る。
性の入力信号に対して正負両極性の出力信号を取
り出すためのトランジスタ回路に関するものであ
る。
第１図は従来から用いられているトランジスタ
スイツチング回路と反転増幅回路とを用いたこの
種トランジスタ回路の一例を示したものである。
第１図において、トランジスタ１のエミツタは電
圧源２の正極端に接続され、そのコレクタは抵抗
３と抵抗４を介して電圧源２の負極端に接続され
かつ接地されている。トランジスタ１のベースに
は入力端子１４が接続されている。抵抗３と抵抗
４の接続点はトランジスタ５のベースに接続され
ており、トランジスタ５のエミツタは抵抗６を介
して接地するとともに、出力端子７に接続されて
いる。トランジスタ５のコレクタは抵抗８を介し
て電圧源２の正極端に接続されるとともに、出力
端子９に接続されている。エミツタが接地された
トランジスタ１０のコレクタは抵抗１１と抵抗１
２を介して電圧源２の正極端に接続されている。
このトランジスタ１０のベースには入力端子１５
が接続されている。抵抗１１と抵抗１２の接続点
はトランジスタ１３のベースに接続されており、
トランジスタ１３のエミツタは電圧源２の正極端
に、コレクタはトランジスタ１のコレクタと抵抗
３との接続点に接続されている。
スイツチング回路と反転増幅回路とを用いたこの
種トランジスタ回路の一例を示したものである。
第１図において、トランジスタ１のエミツタは電
圧源２の正極端に接続され、そのコレクタは抵抗
３と抵抗４を介して電圧源２の負極端に接続され
かつ接地されている。トランジスタ１のベースに
は入力端子１４が接続されている。抵抗３と抵抗
４の接続点はトランジスタ５のベースに接続され
ており、トランジスタ５のエミツタは抵抗６を介
して接地するとともに、出力端子７に接続されて
いる。トランジスタ５のコレクタは抵抗８を介し
て電圧源２の正極端に接続されるとともに、出力
端子９に接続されている。エミツタが接地された
トランジスタ１０のコレクタは抵抗１１と抵抗１
２を介して電圧源２の正極端に接続されている。
このトランジスタ１０のベースには入力端子１５
が接続されている。抵抗１１と抵抗１２の接続点
はトランジスタ１３のベースに接続されており、
トランジスタ１３のエミツタは電圧源２の正極端
に、コレクタはトランジスタ１のコレクタと抵抗
３との接続点に接続されている。
ここでトランジスタ１のベースに接続された入
力端子１４にトランジスタ１を導通させる極性の
入力信号を加えた場合を考える。トランジスタ１
は導通して飽和状態となり、コレクタはほぼ電圧
源２で与えられた電源電圧まで上昇し、トランジ
スタ５のベースには、このコレクタ電圧を抵抗３
と抵抗４で分割した電圧が加わる。トランジスタ
５のエミツタ即ち出力端子７には、ベース電圧か
らベース・エミツタ間電圧VBEだけ低下した電圧
が現れ、抵抗６で決まるエミツタ電流が流れる。
トランジスタ５の電流増幅率が十分大きく、能動
領域で動作していれば、抵抗８にはエミツタ電流
にほぼ等しいコレクタ電流が流れ、出力端子９は
電源電圧から抵抗８の電位降下分だけ下がつた電
圧が現れる。
力端子１４にトランジスタ１を導通させる極性の
入力信号を加えた場合を考える。トランジスタ１
は導通して飽和状態となり、コレクタはほぼ電圧
源２で与えられた電源電圧まで上昇し、トランジ
スタ５のベースには、このコレクタ電圧を抵抗３
と抵抗４で分割した電圧が加わる。トランジスタ
５のエミツタ即ち出力端子７には、ベース電圧か
らベース・エミツタ間電圧VBEだけ低下した電圧
が現れ、抵抗６で決まるエミツタ電流が流れる。
トランジスタ５の電流増幅率が十分大きく、能動
領域で動作していれば、抵抗８にはエミツタ電流
にほぼ等しいコレクタ電流が流れ、出力端子９は
電源電圧から抵抗８の電位降下分だけ下がつた電
圧が現れる。
今、第１図に示すように入力端子１４にトラン
ジスタ１を導通させる負極性の入力パルスを加え
たとすると、出力端子７には入力パルスと逆極性
の出力パルスが、出力端子９には入力パルスと同
極性の出力パルスが現れることが分かる。これに
対して正極性の入力パルスで同様に正負両極性の
出力パルスを取り出したい場合はトランジスタ１
０のベースに接続された入力端子１５に入力パル
スを加え、トランジスタ１０を導通、飽和させて
トランジスタ１３のベースに反転した負極性のパ
ルスを加えて、前述のトランジスタ１の代りにト
ランジスタ１３を導通させる。その結果トランジ
スタ５は全く同様に動作し、出力端子７と出力端
子９には、両極性の出力パルスが取り出される。
ジスタ１を導通させる負極性の入力パルスを加え
たとすると、出力端子７には入力パルスと逆極性
の出力パルスが、出力端子９には入力パルスと同
極性の出力パルスが現れることが分かる。これに
対して正極性の入力パルスで同様に正負両極性の
出力パルスを取り出したい場合はトランジスタ１
０のベースに接続された入力端子１５に入力パル
スを加え、トランジスタ１０を導通、飽和させて
トランジスタ１３のベースに反転した負極性のパ
ルスを加えて、前述のトランジスタ１の代りにト
ランジスタ１３を導通させる。その結果トランジ
スタ５は全く同様に動作し、出力端子７と出力端
子９には、両極性の出力パルスが取り出される。
このように第１図の回路においては、異る極性
の入力パルスを夫々の極性に対応した入力端子に
入力を印加すれば、二つの出力端子に常に所要の
極性の出力パルスを得ることができることが分か
る。しかし、第１図から明らかなように入力端子
１５からの入力パルスは、入力端子１４の入力パ
ルスに比較して、トランジスタ１０と抵抗１１と
抵抗１２で構成された反転スイツチング回路を一
段余分に通しており、スイツチングの遅れ時間は
入力端子１５側の方が入力端子１４側よりも約２
倍大きくなつてしまう。また、当然の事ながら、
入力端子１５側に入力を加える場合の方が反転ス
イツチング回路一段分の消費電流が増加すること
になる。
の入力パルスを夫々の極性に対応した入力端子に
入力を印加すれば、二つの出力端子に常に所要の
極性の出力パルスを得ることができることが分か
る。しかし、第１図から明らかなように入力端子
１５からの入力パルスは、入力端子１４の入力パ
ルスに比較して、トランジスタ１０と抵抗１１と
抵抗１２で構成された反転スイツチング回路を一
段余分に通しており、スイツチングの遅れ時間は
入力端子１５側の方が入力端子１４側よりも約２
倍大きくなつてしまう。また、当然の事ながら、
入力端子１５側に入力を加える場合の方が反転ス
イツチング回路一段分の消費電流が増加すること
になる。
本発明の目的は、上記の欠点をなくし、異る極
性の入力信号に対して同一条件の経路により正負
両極性の出力信号に取り出すことのできるトラン
ジスタ回路を提供するものである。
性の入力信号に対して同一条件の経路により正負
両極性の出力信号に取り出すことのできるトラン
ジスタ回路を提供するものである。
本発明によるトランジスタ回路は、第１の電源
端子と第１の出力端子との間に接続された第１の
負荷、第２の電源端子と第２の出力端子との間に
接続された第２の負荷、コレクタおよびエミツタ
が第１および第２の出力端子にそれぞれ接続され
た一導電型の第１トランジスタ、エミツタおよび
コレクタが第１および第２の出力端子にそれぞれ
接続された他導電型の第２トランジスタ、第１の
入力信号によつてスイツチングされる他導電型の
第３トランジスタ、このトランジスタのエミツタ
およびコレクタを第１の電源端子および第１トラ
ンジスタのベースにそれぞれ接続する手段、第１
入力信号とは異なる極性の第２の入力信号によつ
てスイツチングされる一導電型の第４トランジス
タ、ならびに第４トランジスタのエミツタおよび
コレクタを第２の電源端子および第２トランジス
タのベースにそれぞれ接続する手段を備えてい
る。
端子と第１の出力端子との間に接続された第１の
負荷、第２の電源端子と第２の出力端子との間に
接続された第２の負荷、コレクタおよびエミツタ
が第１および第２の出力端子にそれぞれ接続され
た一導電型の第１トランジスタ、エミツタおよび
コレクタが第１および第２の出力端子にそれぞれ
接続された他導電型の第２トランジスタ、第１の
入力信号によつてスイツチングされる他導電型の
第３トランジスタ、このトランジスタのエミツタ
およびコレクタを第１の電源端子および第１トラ
ンジスタのベースにそれぞれ接続する手段、第１
入力信号とは異なる極性の第２の入力信号によつ
てスイツチングされる一導電型の第４トランジス
タ、ならびに第４トランジスタのエミツタおよび
コレクタを第２の電源端子および第２トランジス
タのベースにそれぞれ接続する手段を備えてい
る。
次に、図面を参照して本発明をより詳細に説明
する。
する。
第２図は本発明の一実施例を示す回路接続図で
あり、第１図に対応する部分には同一番号を符す
が、エミツタおよびコレクタを出力端子９および
７にそれぞれ接続したトランジスタ１６を設け、
そのベース抵抗１１，１２の接続点に接続してい
る点が大きく異なつている。入力端子１４、トラ
ンジスタ１、抵抗３、抵抗４、トランジスタ５、
抵抗６、抵抗８、出力端子７、出力端子９の接続
及び回路動作は第１図の場合と全く同じであり、
入力端子１４に入力パルスを加えた場合には第１
図の場合と同様に動作する。一方、入力端子１５
に入力パルスを加えた場合は同様にトランジスタ
１０が導通し、抵抗１１と抵抗１２にコレクタ電
流を流すが、抵抗１１と抵抗１２の接続点にベー
スを接続したトランジスタ１６は、第１図のトラ
ンジスタ１３と異り、エミツタは出力端子９にコ
レクタは出力端子７に接続されているため、出力
端子７には入力パルスと同極性の出力パルスが、
出力端子９には入力パルスと逆極性の出力パルス
がそのまま伝達されて現れる。即ち、トランジス
タ５とトランジスタ１６が、夫々の入力信号に対
して、極性は逆だが同一の機能を果たしているこ
とになり、入力端子１４に加える負極性パルス入
力は、トランジスタ５のエミツタとコレクタから
両極性の出力パルスを、入力端子１５に加える正
極性パルス入力はトランジスタ１６のコレクタと
エミツタから両極性の出力パルスを互いに独自の
経路を介して取り出している。従つてスイツチン
グの遅れ時間はどちらの入力に対しても同一条件
になり、大きな差異は生じない。また一方だけの
入力を加える場合は他方の入力端子につながる経
路はカツトオフになるので、入力の極性によつて
消費電流が変化することがないように回路を設計
することが可能になる。
あり、第１図に対応する部分には同一番号を符す
が、エミツタおよびコレクタを出力端子９および
７にそれぞれ接続したトランジスタ１６を設け、
そのベース抵抗１１，１２の接続点に接続してい
る点が大きく異なつている。入力端子１４、トラ
ンジスタ１、抵抗３、抵抗４、トランジスタ５、
抵抗６、抵抗８、出力端子７、出力端子９の接続
及び回路動作は第１図の場合と全く同じであり、
入力端子１４に入力パルスを加えた場合には第１
図の場合と同様に動作する。一方、入力端子１５
に入力パルスを加えた場合は同様にトランジスタ
１０が導通し、抵抗１１と抵抗１２にコレクタ電
流を流すが、抵抗１１と抵抗１２の接続点にベー
スを接続したトランジスタ１６は、第１図のトラ
ンジスタ１３と異り、エミツタは出力端子９にコ
レクタは出力端子７に接続されているため、出力
端子７には入力パルスと同極性の出力パルスが、
出力端子９には入力パルスと逆極性の出力パルス
がそのまま伝達されて現れる。即ち、トランジス
タ５とトランジスタ１６が、夫々の入力信号に対
して、極性は逆だが同一の機能を果たしているこ
とになり、入力端子１４に加える負極性パルス入
力は、トランジスタ５のエミツタとコレクタから
両極性の出力パルスを、入力端子１５に加える正
極性パルス入力はトランジスタ１６のコレクタと
エミツタから両極性の出力パルスを互いに独自の
経路を介して取り出している。従つてスイツチン
グの遅れ時間はどちらの入力に対しても同一条件
になり、大きな差異は生じない。また一方だけの
入力を加える場合は他方の入力端子につながる経
路はカツトオフになるので、入力の極性によつて
消費電流が変化することがないように回路を設計
することが可能になる。
第２図において、抵抗３と抵抗４の分割比と抵
抗１１と抵抗１２の分割比を等しくし、抵抗６と
抵抗８を等しく設定しておけば、出力端子７と出
力端９に現れる出力信号はどちらの入力信号に対
しても極性が逆で、振幅の等しい信号となつて取
り出される。また、入力端子１４と入力端子１５
に同時に夫々の入力信号を加えた場合には、両者
の論理和としての出力信号が正負両極性で出力端
子に得られることになる。
抗１１と抵抗１２の分割比を等しくし、抵抗６と
抵抗８を等しく設定しておけば、出力端子７と出
力端９に現れる出力信号はどちらの入力信号に対
しても極性が逆で、振幅の等しい信号となつて取
り出される。また、入力端子１４と入力端子１５
に同時に夫々の入力信号を加えた場合には、両者
の論理和としての出力信号が正負両極性で出力端
子に得られることになる。
第２図においてはトランジスタ１とトランジス
タ１０による飽和スイツチング出力のパルス信号
をトランジスタ５とトランジスタ１６のベースに
加える回路構成を示したが、本発明は必ずしもこ
の構成に限定されることはなく、トランジスタ５
とトランジスタ１６を導通させるに必要な振幅の
入力信号が夫々のベースに加えられれば同様に動
作することは明らかである。
タ１０による飽和スイツチング出力のパルス信号
をトランジスタ５とトランジスタ１６のベースに
加える回路構成を示したが、本発明は必ずしもこ
の構成に限定されることはなく、トランジスタ５
とトランジスタ１６を導通させるに必要な振幅の
入力信号が夫々のベースに加えられれば同様に動
作することは明らかである。
第１図はトランジスタスイツチング回路の従来
例を示す回路接続図、第２図は本発明を説明する
ための一実施例を示す回路接続図である。 １，５，１０，１３，１６……トランジスタ、
３，４，６，８，１１，１２……抵抗、１４，１
５……入力端子、７，９……出力端子、２……電
圧源。
例を示す回路接続図、第２図は本発明を説明する
ための一実施例を示す回路接続図である。 １，５，１０，１３，１６……トランジスタ、
３，４，６，８，１１，１２……抵抗、１４，１
５……入力端子、７，９……出力端子、２……電
圧源。
Claims (1)
- １ 第１および第２の電源端子、第１および第２
の出力端子、前記第１の電源端子と前記第１の出
力端子との間に接続された第１の負荷、前記第２
の電源端子と前記第２の出力端子との間に接続さ
れた第２の負荷、前記第１の出力端子にコレクタ
が接続され前記第２の出力端子にエミツタが接続
された一導電型の第１のトランジスタ、前記第１
の出力端子にエミツタが接続され前記第２の出力
端子にコレクタが接続された他の導電型の第２の
トランジスタ、前記他の導電型を有し第１の入力
信号によつてスイツチングされる第３のトランジ
スタ、この第３のトランジスタのエミツタおよび
コレクタを前記第１の電源端子および前記第１の
トランジスタのベースにそれぞれ接続する手段、
前記一導電型を有し前記第１の入力信号とは異な
る極性の第２の入力信号によつてスイツチングさ
れる第４のトランジスタ、ならびに前記第４のト
ランジスタのエミツタおよびコレクタを前記第２
の電源端子および前記第２のトランジスタのベー
スにそれぞれ接続する手段とを備えるトランジス
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2908481A JPS57142029A (en) | 1981-02-27 | 1981-02-27 | Transistor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2908481A JPS57142029A (en) | 1981-02-27 | 1981-02-27 | Transistor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57142029A JPS57142029A (en) | 1982-09-02 |
| JPH0251296B2 true JPH0251296B2 (ja) | 1990-11-07 |
Family
ID=12266475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2908481A Granted JPS57142029A (en) | 1981-02-27 | 1981-02-27 | Transistor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57142029A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5628048B2 (ja) * | 1972-12-23 | 1981-06-29 |
-
1981
- 1981-02-27 JP JP2908481A patent/JPS57142029A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57142029A (en) | 1982-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US2850647A (en) | "exclusive or" logical circuits | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| JPH03106215A (ja) | スイツチングヒステリシスを有するトリガ回路 | |
| US3509362A (en) | Switching circuit | |
| US4287435A (en) | Complementary transistor inverting emitter follower circuit | |
| US3660679A (en) | Transistor circuit | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPH0251296B2 (ja) | ||
| US4284912A (en) | Switching circuits for differential amplifiers | |
| JP2845610B2 (ja) | 差動増幅回路 | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH0230902Y2 (ja) | ||
| US4841171A (en) | High speed comparator circuit with single supply voltage | |
| JP2697879B2 (ja) | 電流ミラー回路および該回路を具えるビデオ出力増幅回路 | |
| JP2746414B2 (ja) | エミッタ結合論理回路装置 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPH036021Y2 (ja) | ||
| JPH0451094B2 (ja) | ||
| GB1473929A (en) | Differential amplifiers | |
| JPH0413696Y2 (ja) | ||
| JPS59172846A (ja) | ステレオ復調回路 | |
| JPH029729B2 (ja) |