JPH0251759A - アダプタ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要） 中央処理装置と通信制御装置との処理を受は渡し、実行
するアダプタ制御方式に関し、通信制御装置の状態にか
かわらず中央処理装置からのコマンドの起動が可能にな
り、しかも複数のコマンドの起動を１回の割り込みの延
長で処理可能になるようにすることを目的とし、中央処
理装置と通信制御装置とがアクセス可能な共有メモリを
設けるとともに、前記通信制御装置側には前記中央処理
装置の割込み要求に応じ前記共有メモリからデータを読
み出して割込み処理を実行するマイクロプロセッサユニ
ットと、前記共有メモリのデータ格納箇所を記憶するレ
ジスタを備えたものである。

〔産業上の利用分野　〕

本発明は、中央処理装置と通信制御装置との処理を受は
渡し、実行するアダプタ制御方式に関する。

〔従来の技術　〕

従来、複数の通信回線を制御して通信する中央処理装置
（以下ＣＰＵとする）と通信制御装置（以下ＡＤＰとす
る）とが接続されたシステムでは、ＡＤＰの高機能化に
伴いＡＤＰ内部にマイクロプロセッサ（以下ＭＰＵとす
る）を備え、ＡＤＰ側からＭＰＵの制御により複数の通
信回線を制御し通信するようになって来た。このような
システムにおいては、その処理の受は渡しく以下コマン
ドの起動という）に際し、ＣＰＵとＡＤＰとが同期をと
って処理を実行する。

ＣＰＵとＡＤＰとの間におけるコマンドの起動方法は、
ＣＰＵ側がＡＤＰの状態がコマンドを受は付けられる状
態か否かを判断し、コマンド受付は可能な状態ならばコ
マンドの起動を行なうが、ＡＤＰが他の処理を実行中等
の理由により、コマンドの受付けが不可能な場合にはＣ
ＰＵ側でコマンドを保留する。

（発明が解決しようとする課題　） 上記従来のＣＰＵとＡＤＰとが接続されたシステムでは
、ＣＰＵがＡＤＰにコマンドを起動させようとしても、
ＡＤＰ側がコマンドの受付けが不可能な状態ならばコマ
ンドの起動が保留され、受付は可能になるまで待機状態
になり、処理が遅延するもとになり、また、ＡＤＰ側の
コマンド実行中においてはＣＰＵからのコマンドを１つ
ずつ受は付けることしかできないので、毎回割り込み処
理の先頭から必要な処理を実行させなければならないと
いう問題点があった。

本発明は、上記問題点に鑑みて成されたものであり、そ
の解決を目的として設定される技術的課題は、ＡＤＰの
状態にかかわらずＣＰＵからのコマンドの起動が可能に
なり、しかも複数のコマンドの起動を１回の割り込みの
延長で処理可能になるようにした、アダプタ制御方式を
提供することにある。

〔課題を解決するための手段　〕

本発明は、上記課題を解決するための具体的な手段とし
て、アダプタ制御方式を構成するにあたり、第１図に示
すように、中央処理装置１１と通信制御装置１２とがア
クセス可能な共有メモリ１３を設けるとともに、前記通
信制御装置１２側には前記中央処理装置１１の割込み要
求に応じ前記共有メモリ１３からデータを読み出して割
込み処理を実行するマイクロプロセッサユニット１４と
、前記共有メモリ１３のデータ格納箇所を記憶するレジ
スタ１５を備えたものである。

（作用） 本発明は上記構成により、中央処理装置１１により共有
メモリ１３へ先頭と最終を指定する番地とともにデータ
を格納し、中央処理装置１１からマイクロプロセッサユ
ニット１４に割込み要求が出された場合に、マイクロプ
ロセッサユニット１４がレジスタエ５に格納された記憶
箇所のデータを共有メモリ１３から読み出して、そのデ
ータの指定するコマンドの起動を行ない、レジスタ１５
の内容を更新して、次の割込みを待つようにする。この
ため、マイクロプロセッサユニット１４が処理するコマ
ンドの起動が、共有メモリ１３に格納するデータを指定
すべき先頭番地と最終番地との間に複数の番地を介在さ
せ格納するコマンド起動を複数にすることによって、１
回の割り込みの延長で複数のコマンドを処理することが
可能になる。

〔実施例　〕

以下、本発明の実施例として、ＣＰＵとＡＤＰの双方が
アクセス可能な共有メモリをＣＰＵに設けた場合につい
て図示説明する。

第２図に示すように、ＣＰＵ２１側にはＡＤＰ２２とＣ
ＰＵ２１とがアクセス可能な共有メモリとして、主記憶
装置の特定エリアを共有記憶域２３にして設ける。ＡＤ
Ｐ２２側には、割込み発生手段を兼ねるマイクロプロセ
ッサユニット（以下ＭＰＵという）２４と、レジスタ２
５を備え、ＣＰＵ２１からＭＰＵ２４とレジスタ２５に
割込み信号線２６を配線し、主記憶装置の共有記憶域２
３とＭＰＵ２４との間にデータ信号線２７を配線する。

共有記憶域２３は、第３図に示すように、ｎ＋５個のブ
ロックに分けられ、最初のブロックを起動キュー先頭ポ
インタの記憶域３工とし、次のブロックを起動キュー最
終ポインタの記憶域３２とし、その次のブロックをコマ
ンド書込みポインタの記憶域３３とし、さらにその次の
ブロックをコマンド取出しポインタの記憶域３４とし、
それ以下のｎ＋１個のブロックについては起動キュー（
先頭／最終）ポインタにより指定されるコマンド起動を
記憶する領域２５として用いる。

コマンド起動を記憶する領域３５は、記憶域３４の次の
ブロックから順にコマンド起動ブロック０、コマンド起
動ブロック１、・・・、コマンド起動ブロックｎとする
。

このように構成した実施例を用いると、ＣＰＵ２１から
ＡＤＰ２２ヘコマンドを起動する際には、まず、記憶域
３３のコマンド書込みポインタに従って、コマンド起動
を記憶する領域３５の指定されたコマンド起動ブロック
０，１゜・・・、またはｎへＡＤＰ２２に依頼する処理
の種別および依頼データの格納アドレス等のコマンドを
設定し、次のコマンド起動ブロック０，１．・・・。

またはｎを示すように記憶域３３のコマンド書込みポイ
ンタを更新する。領域３５はｎ＋１個のコマンド起動ブ
ロック０，１．・・・、ｎを使用し、ｎ個のコマンドを
記憶させて各ブロックをサイクリックに使用するので、
コマンド書込みポインタがｎ＋１番目となった場合に０
番目のコマンド起動ブロック０を指定するように再設定
される。

コマンドの設定後は、割込み信号線２６をＯＮにし、Ａ
ＤＰ２２へ割込みをかける。その割込みはＭＰＵ２４お
よびレジスタ２５に通知される。

割込みを受は付けたＡＤＰ２２は、レジスタ２５に「０
」を書き込み、割込み信号線２６をＯＦＦにする。割込
み信号線２６はレジスタ２５の他にＭＰＵ２４へも接続
しており、ＯＦＦにされたことによって、ＣＰＵＩＩか
らの割込み要求が伝達されなくなる。そして、記憶域３
４のコマンド取出しポインタに従って、コマンド起動ブ
ロック０，１．・・・、またはｎに設定されたコマンド
を取り出し、次のコマンド起動ブロック０，１．・・・
　またはｎを示すように記憶域３４のコマンド取出しポ
インタを更新する。更新に際し、記憶域３４のコマンド
取出しポインタが記憶域３２の起動キュー最終ポインタ
と等しくなりだ場合は、更新するコマンド取出しポイン
タに記憶域３１の起動キュー先頭ポインタの値を再設定
する。取り出したコマンドに従って処理を実行した後は
、記憶域３３のコマンド書込みポインタと記憶域３４の
コマンド取出しポインタを比較し、等しくなければ、上
記コマンド取出し動作を繰り返す。

このようにして、すべてのコマンド起動処理が終った場
合に、割込み処理から復帰する。

このように上記実施例では、複数のコマンド起動処理が
、ＭＰＵ２４の割込み処理として、ＡＤＰ２２の状態に
拘りなく処理され、コマンドの起動が待たされることな
く、効率良く実行できる。

〔発明の効果　〕

以上のように本発明では、共有メモリ１３を設け、中央
処理装置１１と通信制御装置１２とが共有メモリ１３を
介してコマンド起動の受は渡しを行なうことができるよ
うにし、しかも、通信制御装置１２に備えたマイクロプ
ロセッサ１４が中央処理装置１１の割込み要求によって
、レジスタ１５に格納した番地の位置からコマンド起動
を実行することによって、通信制御装置１２の状態に拘
らず、共有メモリ１３に格納された任意個数のコマンド
起動を実行することができる。

【図面の簡単な説明】

第１図は、本発明によるアダプタ制御方式を示す構成説
明図、 第２図は、実施例を示す構成説明図、 第３図は、実施例の共有記憶域を示す説明図、１１・・
・中央処理装置 １２・・・通信制御装置 １３・・・共有メモリ １４・・・マイクロプロセッサユニット１５・・・レジ
スタ

Claims (1)

【特許請求の範囲】
1. 中央処理装置１１と通信制御装置１２とがアクセス可能
   な共有メモリ１３を設けるとともに、前記通信制御装置
   １２側には前記中央処理装置１１の割込み要求に応じ前
   記共有メモリ１３からデータを読み出して割込み処理を
   実行するマイクロプロセッサユニット１４と、前記共有
   メモリ１３のデータ格納箇所を記憶するレジスタ１５を
   備えたことを特徴とするアダプタ制御方式。