JPH0252265A - 論理回路のテストパターン生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 論理回路のテストパターンを生成するテストパターン生
成方式に関し、 カウンタなどのマクロ素子レベルで外部出力への伝播お
よび外部入力の設定を行ってテストパターンを高速に生
成すると共に、論理設計を進めながらテスト容易性の判
定を可能にすることを目的とし、 データパスに着目してテスト対象のマクロ素子を論理回
路から選択し、このマクロ素子の入力にある記号値を割
り当てると共に当該マクロ素子の機能に着目して出力に
この記号値の出力値を割り当てる記号値割当部と、この
割り当てた入力および出力の記号値について、マクロ素
子レベルで外部出力へ伝播および外部入力の設定を行う
伝播・設定処理部と、この伝播・設定処理部によって伝
播・設定された記号値に対し、具体化したパターンを代
入してテストパターンを生成するパターン具体化処理部
とを備え、このパターン具体化処理部によって生成され
たテストパターンを用いて論理回路の検査を行い得るよ
うに構成する。

〔産業上の利用分野〕

本発明は、論理回路のテストパターンを生成するテスト
パターン生成方式に関するものである。

近年のＬＳＩ技術の進歩により、大規模な回路を１チツ
プ化できるようになりつつあるが、信顧性を高めるため
に製品出荷前に行うテストにおいて質の良いテストパタ
ーンを加え、製造上の不良を持つチップを確実に発見す
ることが望まれている。

〔従来の技術と発明が解決しようとする課題〕自動テス
トパターンの生成の本質的な操作は、第６図（イ）に示
すように、故障の影響を外部出力端子へ伝播させる操作
と、外部へ伝播させる条件を整えるための外部入力端子
に設定する操作とからなる。

従来の自動テストパターン生成はゲートレベルの回路を
対象とし、ゲートの種類ごとに例えば第６図（口〉に示
すような真理値表を拡張したＤキューブを定義し、伝播
・設定操作を実現するようにしている。ここで、真理値
としての通常の“０”１”Ｘ（未定義値）″の他に、故
障が存在するときに“０”、しないときにｕ１″となる
論理値りを導入して故障の影響を明確に表現している。

そして、回路内の１カ所に故障を仮定し、ゲートごとに
キューブを適用して故障の影響が外部出力へ伝播させる
ような入力値（テストパターン）を計算によって求めて
いけばよい。

しかし、ＶＬＳ　Ｉなどのように回路規模が大きくなる
と共に複雑さが増大した場合、（１）計算時間が増大し
てしまう問題、および（２）ゲートレベルの回路しか適
用できず、テスト容易化設計に役立て得ない問題がある
。

（１）計算時間の増大の問題：これは、従来は第６図（
ロ）に示すようなりキューブをゲートレベルでテスト対
象の論理回路について適用し、回路内の１カ所の故障を
仮定し、外部出力へ伝播させるような外部入力値を計算
していたため、ゲート数の増大に伴い指数関数的に計算
時間が増大してしまう問題である。

（２）　　ゲートレベルの回路しか適用できず、テスト
容易化設計に役立て得ない問題：これは、従来のテスト
パターン生成の対象がゲートレベルの回路であり、論理
設計が終了するまで回路全体のテスト容易性を判定でき
ないため、当該論理設計終了後にテスト容易性が低いと
判断された場合、論理設計を−からやり直す必要があり
、現実的にはテスト容易性が犠牲とされてしまう問題で
ある。

本発明は、カウンタなどのマクロ素子レベルで外部出力
への伝播および外部入力の設定を行ってテストパターン
を高速に生成すると共に、論理設計を進めながらテスト
容易性の判定を可能にすることを目的としている。

〔課題を解決する手段〕

第１図は本発明の原理構成図を示す。

第１図において、記号値開当部３は、データパスに着目
してテスト対象のマクロ素子を論理回路から選択し、こ
のマクロ素子の入力にある記号値（仮の記号値）を割り
当てると共に機能に着目してこの記号値に対応する出力
値を割り当てるものである。

伝播・設定処理部４は、これら割り当てた記号値につい
て、故障の影響を外部出力へ伝播、および条件を整える
ために外部入力を設定するものである。

パターン具体化処理部５は、割り当てた記号値に対して
具体的な定数値パターンを代入してテストパターンを生
成するものである。

〔作用〕

本発明は、第１図に示すように、記号値開当部３がデー
タパスに着目してテスト対象のマクロ素子を論理回路か
ら選択し、このマクロ素子の入力にある記号値を割り当
てると共に機能に着目してこの記号値に対応する出力値
を割り当て、伝播・設定処理部４がこれら割り当てた記
号値について故障の影響を外部出力へ伝播および条件を
整えるために外部入力を設定し、パターン具体化処理部
５がこれら割り当てた記号値に対して具体的な定数値パ
ターンを代入してテストパターンを生成するようにして
いる。

従って、テスト対象のマクロ素子の入力（複数ビット、
例えば１６ビツト）に対して１つの記号値を割り当てて
伝播・設定操作を行い、最終的に論理設計が終了した段
階で具体的な定数値パターンを代入してテストパターン
を生成することにより、複数ビットについて一括して伝
播・設定操作を高速に行うことが可能となると共に、論
理設計の段階でテスト容易化を判定してこれを取り入れ
ることが可能となる。

〔実施例〕

まず、第１図を用いて全体の流れを説明する。

第１図において、方式設計１は、仕様に対応してデータ
パス部と制御部とを記述することである。

データパス部は、予め定義したマクロ素子ブロックをパ
スで接続したものである。

論理設計２は、方式設計１によって設計された機能が正
しく動作するように設計することである。

この際、併せて本発明に係わるマクロ素子レベルにおけ
るテストパターンの生成を３ないし５が行う。

実装設計６は、実際のＬＳＩなどに組み込む設計である
。

製造７は、ＬＳＩなどを製造することである。

テスト８は、３ないし５によって生成されたテストパタ
ーンを用いて製品のテストを行うことである。

出荷９は、テストに合格したＬＳＩなどを顧客先に出荷
することである。

次に、第２図処理内容の順序に従い、第３図具体例を参
照して本発明の１実施例の構成および動作を説明する。

第２図において、記号値開当部３は、処理■および処理
■を行うものである。

処理のは、入力への記号値の割り当てを行う。

これは、回路図１１に格納されている方式設計１によっ
て設計された仕様のうち、データパス部に着目し、テス
トパターン生成の対象とするマクロ素子を選択し、この
マクロ素子の入力に記号値を割り当てることを意味して
いる。例えば第３図（イ）論理回路中のテスト対象のマ
クロ素子である“Ｒ２（レジスタ）″の入力に図示記号
値Ｐを割り当てる。

処理■は、マクロ素子ライブラリ１２を検索し、機能の
中で対象素子が取り得るものを選択した後、機能に応じ
てマクロ素子の出力値を記号値の関数の形で与える。例
えば第３図（イ）テスト対象のマクロ素子″Ｒ２″の１
つの機能である“カウントアンプ”に対応してこのマク
ロ素子の出力値としてＰ＋１”を与える。

伝播・設定処理部４は、データパス部において処理■で
割り当てたテスト対象のマクロ素子の出力の記号値を外
部出力へ伝播、および処理■で割り当てたテスト対象の
マクロ素子の入力の記号値を与えるような外部入力の設
定を行うものである。

この伝播および設定結果は、テスト記述ライブラリ１４
に記述しておく。例えば第３図（イ）において、外部出
力Ｃに記号値“Ｐ＋１″、および外部入力Ｂに記号値“
Ｐ”を設定する。

パターン具体化処理部５は、処理■および処理■を行う
ものである。

処理■は、記号値への２進値パターンの代入を行う。こ
れは、仕様からゲート回路を作り出す回路合成のプロセ
スで、予め登録しておいた２進値パターンライブラリ１
３の１項目から機能のテストに必要な２進値パターンを
読み出し、記号値に代入することを意味している。尚、
マクロ素子内部だけで２進値パターンを求めるようにし
てもよい。

処理■は、外部入力値の展開を行う。これは、伝播・設
定処理部４によって回路の外部出力および外部入力の論
理値が記号値として与えられているので、処理■で読み
出した２進値パターンをこの記号値に代入して最終的な
テストパターンを生成することを意味している。例えば
第３図（イ）記号値”Ｐ”に対して、マクロ素子“Ｒ”
のカウントアツプ機能に着目して生成した外部出力Ｃに
おける記号値“Ｐ＋１”として、２進値パターンを代入
して第３図（ハ）に示すような最終的なテストパターン
を生成することを意味している。同様に、外部入力Ｂ（
この場合には、マクロ素子“Ｒ２”の入力と同じ“Ｐ”
）に対しても生成する（詳細は第３図を用いて後述する
）。

以上のように、論理回路中からテスト対象のマクロ素子
を選択し、このマクロ素子の入力にある記号値を割り当
てると共にこのマクロ素子の機能に着目して出力にこの
記号値に対応する出力値を与えた後に外部出力への伝播
および外部入力の設定を行い、具体化した最終段階で、
２進値パターンを外部入力および外部出力について求め
た記号値の関数に代入してテストパターンを生成する。

これにより、マクロ素子レヘルで高速にテストパターン
を生成することが可能となると共に、機能に着目した論
理設計の段階で併せてテスト容易化設計を行うことが可
能となる。

次に、第３図（イ）論理回路中のテスト対象のマクロ素
子“Ｒ２゛についてテストパターンを生成する手順を第
３図および第４図を用いて具体的に説明する。

第１に、論理回路中のテスト対象のマクロ素子“Ｒ２”
の入力に記号値“Ｐ”を割り当てる。

第２に、このマクロ素子°′Ｒ２”の機能である“カウ
ントアンプ”に着目して、出力に“Ｐ＋１”を割り当て
る。これは、第３図（イ）マクロ素子“Ｒ２゛が第３図
（ロ）に示すように、ロード、クリア、カウントアンプ
の機能を持つので、ここではカウントアンプの機能に着
目して、第４図■に示すように入力の記号値“′Ｐ”を
カウントアツプした記号値“Ｐ　＋　１”　（記号値“
Ｐ”を桁上げしたもの）を割り当てる。

第３に、このマクロ素子“Ｒ２”について、外部出力Ｃ
への伝播を第３図（イ）に示すように、計算して記号値
“Ｐ＋１”を求める。これは、テスト対象のマクロ素子
“Ｒ２”の出力の記号値“Ｐ＋１”をマクロ素子“Ａｌ
（加算器）”に入力し、他の“０”　（零）入力とを加
算した“Ｐ＋１”を外部出力Ｃに伝播させるようにした
ものである。この際、マクロ素子“Ａ１”に“０”入力
されるように、マクロ素子“Ｒ１”についてクリアする
ように設定する。

第４に、第３図（イ）論理回路を構成する各マクロ素子
の中身が決定された段階で、テスト対象のマクロ素子“
Ｒ２”の記号値“Ｐ”に２進値パターンを代入してテス
トパターンを生成する。例えばマクロ素子“Ｒ２”の記
号値“Ｐ”に対するテストパターンとして桁上げ（キャ
リ）が発生する第３図（ハ）に示すような合計１７個の
テストパターンを生成する。ここで、マクロ−ｉ子“Ｒ
２”の入力、出力、外部入力Ｂ、外部出力Ｃがともに１
６ビソトとする。

第４図はカウンタ例を示す。これは、第４図（イ）カウ
ンタが機能として“ロード”のみの場合、入力値“Ｄ”
に対して出力値“Ｄ”を送出する。一方、カウンタが機
能として“ロード、カウントアンプ”の場合、入力値“
Ｄ”に対して出力値“Ｐ＋１”を送出する。第３図（イ
）マクロ素子”Ｒ２”は、後者である。

第５図はＡＬＵ　（２進加算）例を示す。これは、第５
図（イ）ＡＬＵをテスト対象とした場合のものであって
、機能として“２進加算”のとき、図示のように合計４
組の２進値パターンについてテストパターンを生成する
ようにする。

〔発明の効果〕

以上説明したように、本発明によれば、テスト対象のマ
クロ素子の入力（複数ビット、例えば１６ビツト）に対
して１つの記号値を割り当てた後に伝播・設定操作を行
い、最終的に論理設計が終了した段階で具体的な定数値
パターンを代入してテストパターンを生成する構成を採
用しているため、複数ピッＩ・に・ついて−括して伝播
・設定操作を高速に行うことができると共に、論理設計
の段階で機能に着目してテスト容易化を判定してこれを
取り入れることができる。これにより、高速にテストパ
ターンを生成することができると共に、テスト容易化設
計の効率化を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の１実施
例構成図、第３図は本発明の詳細な説明図、第４図はカ
ウンタ例、第５図はＡＬＵ例、第６図は従来技術の説明
図を示す。 図中、３は記号値開当部、４は伝播・設定処理部、５は
パターン具体化処理部を表す。

Claims (1)

1. 【特許請求の範囲】 論理回路のテストパターンを生成するテストパターン生
   成方式において、 データパスに着目してテスト対象のマクロ素子を論理回
   路から選択し、このマクロ素子の入力にある記号値を割
   り当てると共に当該マクロ素子の機能に着目して出力に
   この記号値の出力値を割り当てる記号値割当部（３）と
   、 この割り当てた入力および出力の記号値について、マク
   ロ素子レベルで外部出力へ伝播および外部入力の設定を
   行う伝播・設定処理部（４）と、この伝播・設定処理部
   （４）によって伝播・設定された記号値に対し、具体化
   したパターンを代入してテストパターンを生成するパタ
   ーン具体化処理部（５）とを備え、 このパターン具体化処理部（５）によって生成されたテ
   ストパターンを用いて論理回路の検査を行い得るように
   構成したことを特徴とする論理回路のテストパターン生
   成方式。