JPH0253033A - 画像表示装置用半導体装置及びその製造方法 - Google Patents
画像表示装置用半導体装置及びその製造方法Info
- Publication number
- JPH0253033A JPH0253033A JP63205160A JP20516088A JPH0253033A JP H0253033 A JPH0253033 A JP H0253033A JP 63205160 A JP63205160 A JP 63205160A JP 20516088 A JP20516088 A JP 20516088A JP H0253033 A JPH0253033 A JP H0253033A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- thin film
- transparent conductive
- silicon layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像表示装置、とりわけ液晶を表示材料とする
アクティブ型の画像表示装置の構成および製造方法に関
するものである。
アクティブ型の画像表示装置の構成および製造方法に関
するものである。
従来の技術
近年、微細加工技術、高密度実装技術および液晶材料等
の進歩にニジ２〜６インチと小型ではあるが液晶パネル
を用いてテレビ画像が商用ペースで提供されるようにな
ってきた。一方のガラス基板上にＲＧＢの着色層を形成
しておくことにより表示画像のカラー化も容易知達成さ
れ、また絵素毎にスイッチング素子を内蔵させた言わゆ
るアクティブ型の液晶パネルではクロストークも少なく
、かつ高いコントラスト比も保証される。
の進歩にニジ２〜６インチと小型ではあるが液晶パネル
を用いてテレビ画像が商用ペースで提供されるようにな
ってきた。一方のガラス基板上にＲＧＢの着色層を形成
しておくことにより表示画像のカラー化も容易知達成さ
れ、また絵素毎にスイッチング素子を内蔵させた言わゆ
るアクティブ型の液晶パネルではクロストークも少なく
、かつ高いコントラスト比も保証される。
このような液晶パネルは走査線としては１２０〜２４０
本、信号線としては２４０〜７２０本程度のマト変電ス
編成が一般的で、第６図に示すように液晶パネル１を構
成する一方の基板２上に形成された走査線および信号線
の電極端子群（図示せず）に例えばポリイミド系樹脂薄
膜全ペースとし、金メツキされた銅箔の接続端子（図示
せず）を多数形成された接続フィルム５を圧接しながら
接着しながら固定したり、あるいは駆動用の電気信号を
供給する半導体集積回路チップθを直付けしたりして液
晶パネル１の中央部の画像表示部に電気信号を供給する
手段が実装として付与される。
本、信号線としては２４０〜７２０本程度のマト変電ス
編成が一般的で、第６図に示すように液晶パネル１を構
成する一方の基板２上に形成された走査線および信号線
の電極端子群（図示せず）に例えばポリイミド系樹脂薄
膜全ペースとし、金メツキされた銅箔の接続端子（図示
せず）を多数形成された接続フィルム５を圧接しながら
接着しながら固定したり、あるいは駆動用の電気信号を
供給する半導体集積回路チップθを直付けしたりして液
晶パネル１の中央部の画像表示部に電気信号を供給する
手段が実装として付与される。
実装に必要な電極端子群と画像表示部の走査線や信号線
と全接続する配線材３．４は同じ材質である必要はなく
実装方式によって適宜選定されるが一般的な単純マトリ
クス型の液晶パネルでは透明導電性のＩ Ｔ Ｏ（Ｉｎ
ｄｉｕｍ −Ｔｉｎ −Ｏｘｉ、ｄｅ ）が用いられて
同一である。
と全接続する配線材３．４は同じ材質である必要はなく
実装方式によって適宜選定されるが一般的な単純マトリ
クス型の液晶パネルでは透明導電性のＩ Ｔ Ｏ（Ｉｎ
ｄｉｕｍ −Ｔｉｎ −Ｏｘｉ、ｄｅ ）が用いられて
同一である。
なお７は全ての絵素電極に共通な透明導電性の共通電極
を有するもう一方のガラス板で、２枚のガラス板は１０
μｍ前後の間隙を保持するようにスペーサ、封口剤、シ
ール材を用いて組立られ、内部に液晶材が充填されてい
る。カラー化のためにはガラス板７の閉空間側に染料ま
たは顔料を含む有機薄膜よりなる着色層を形成しておけ
ばよく、このようなガラス基板を別名カラーフィルタと
呼んでいる。そして例えばＴＮ型の液晶を用いる場合に
はガラス板７上面上とガラス板２下面上に偏光板が貼付
され、液晶パネル１は電気光学素子として機能する。
を有するもう一方のガラス板で、２枚のガラス板は１０
μｍ前後の間隙を保持するようにスペーサ、封口剤、シ
ール材を用いて組立られ、内部に液晶材が充填されてい
る。カラー化のためにはガラス板７の閉空間側に染料ま
たは顔料を含む有機薄膜よりなる着色層を形成しておけ
ばよく、このようなガラス基板を別名カラーフィルタと
呼んでいる。そして例えばＴＮ型の液晶を用いる場合に
はガラス板７上面上とガラス板２下面上に偏光板が貼付
され、液晶パネル１は電気光学素子として機能する。
第６図はアクティブ型の液晶パネルの等価回路で、走査
線３と信号線４との交差点毎にスイッチング素子として
例えば絶縁ゲート型トランジスタ８と液晶セル９とが配
置される。実線で描かれた素子類社一方のマトリクス基
板２上に、そして破線で描かれた素子類がもう一方の基
板７上に形成されている。蓄積容量１０は必らずしも必
須の構成要素とは言えないが、ゲート・ソース間等の寄
生容量によってもたらされる映像信号の利用効率の低下
や画像むら、あるいは絶縁ゲート型トランジスタ８と液
晶セル９の保持状態のリーク電流に伴なう画像のちらつ
き（フリッカ）や画面上下の輝度むら（輝度傾斜）等の
抑圧には効果的存在で、開口率を低下させ友り点欠陥を
増やす恐れはあっても適宜採用される。１１は前述した
ように全ての液晶セル９に共通する透明導電層よりなる
対抗電極で、１２は蓄積容量１０の共通線であり、−般
的には１１と１２は接続して同電位で駆動される。
線３と信号線４との交差点毎にスイッチング素子として
例えば絶縁ゲート型トランジスタ８と液晶セル９とが配
置される。実線で描かれた素子類社一方のマトリクス基
板２上に、そして破線で描かれた素子類がもう一方の基
板７上に形成されている。蓄積容量１０は必らずしも必
須の構成要素とは言えないが、ゲート・ソース間等の寄
生容量によってもたらされる映像信号の利用効率の低下
や画像むら、あるいは絶縁ゲート型トランジスタ８と液
晶セル９の保持状態のリーク電流に伴なう画像のちらつ
き（フリッカ）や画面上下の輝度むら（輝度傾斜）等の
抑圧には効果的存在で、開口率を低下させ友り点欠陥を
増やす恐れはあっても適宜採用される。１１は前述した
ように全ての液晶セル９に共通する透明導電層よりなる
対抗電極で、１２は蓄積容量１０の共通線であり、−般
的には１１と１２は接続して同電位で駆動される。
絶縁ゲート型トランジスタ８と蓄積容量９、そして電極
線、端子等の構成および製造方法にはがなりの自由度が
あり標準として確立し念とは到底言えない現状であるが
、ここではコストダウンと歩留り向上を目的として最も
簡単で合理化されたよシ従来例として引用する。
線、端子等の構成および製造方法にはがなりの自由度が
あり標準として確立し念とは到底言えない現状であるが
、ここではコストダウンと歩留り向上を目的として最も
簡単で合理化されたよシ従来例として引用する。
第７図は単位絵素の平面配置図であり、ムーＡ′線上の
製造工程中の要部断面図第８図（＆）〜（ｄ）に示す。
製造工程中の要部断面図第８図（＆）〜（ｄ）に示す。
まず第８図（ＩＬ）に示すように絶縁性透光基板、例え
ば厚さ１ ｍｍ程度のガラス板２上に１０ｏｏ八程度の
膜厚の透明導電性の工τ０膜１３をスパッタ等で被着し
、ついで不純物として燐を含む第１の非晶質シリコン層
１４’１５００人程度の膜厚でプラズマＣｖＤで被着す
る。つぎに第８図（ｂ）に示すようにこれらの積層を一
対のパターン（４と１６゜１６と１７）で選択的に残し
て４と１６．１５と１７とする。そして第８図（Ｃ）に
示すように３００人程度の膜厚の不純物をほとんど含ま
ない第２の非晶質シリコン層１８と３０００人程度０膜
厚の窒化シリコン（５ｉ３Ｎ４）層１９を同じくプラズ
マＣＶＤで被着した後、例えばＡｄ等の金属２ｏ を１
０００Å以上の膜厚で被着する。最後は第８図（ｄ）に
示すように金属層２０を選択的に残してゲート３とし、
ゲート３をマスクとして基板２上の不要なＳ ｉ３Ｎ４
層と第２．第１の非晶質シリコン層を除去して露出した
透明導電性の一対のＩＴＯ膜の一方１５をドレイン（絵
素電極）とするものである。もう一方のＩＴＯ膜４は信
号線となっている。
ば厚さ１ ｍｍ程度のガラス板２上に１０ｏｏ八程度の
膜厚の透明導電性の工τ０膜１３をスパッタ等で被着し
、ついで不純物として燐を含む第１の非晶質シリコン層
１４’１５００人程度の膜厚でプラズマＣｖＤで被着す
る。つぎに第８図（ｂ）に示すようにこれらの積層を一
対のパターン（４と１６゜１６と１７）で選択的に残し
て４と１６．１５と１７とする。そして第８図（Ｃ）に
示すように３００人程度の膜厚の不純物をほとんど含ま
ない第２の非晶質シリコン層１８と３０００人程度０膜
厚の窒化シリコン（５ｉ３Ｎ４）層１９を同じくプラズ
マＣＶＤで被着した後、例えばＡｄ等の金属２ｏ を１
０００Å以上の膜厚で被着する。最後は第８図（ｄ）に
示すように金属層２０を選択的に残してゲート３とし、
ゲート３をマスクとして基板２上の不要なＳ ｉ３Ｎ４
層と第２．第１の非晶質シリコン層を除去して露出した
透明導電性の一対のＩＴＯ膜の一方１５をドレイン（絵
素電極）とするものである。もう一方のＩＴＯ膜４は信
号線となっている。
発明が解決しようとする課題
以上述べた引例は極度に合理化されたものであるため電
気的特性と歩留に関して以下に述べるような問題点を有
している。
気的特性と歩留に関して以下に述べるような問題点を有
している。
まず信号線がＩＴＯ膜で形成されるために抵抗値が金属
薄膜と比べると１Ｑ倍以上高く、大面積化、高密度化に
対応しＫ（＜、忠実度の高い画像を得るには無理がある
。
薄膜と比べると１Ｑ倍以上高く、大面積化、高密度化に
対応しＫ（＜、忠実度の高い画像を得るには無理がある
。
つぎに第８図（（１）に示すようにゲート３とソース４
・ドレイン１６とがゲート絶縁膜１９′と面一であるた
め沿面リークが大きく、液晶セル９に貯えられた電荷が
失なわれ易い、すなわち中間調の保持で難点がある。
・ドレイン１６とがゲート絶縁膜１９′と面一であるた
め沿面リークが大きく、液晶セル９に貯えられた電荷が
失なわれ易い、すなわち中間調の保持で難点がある。
そしてｒＴｏ膜４．１６からの含有酸素が不純物を含む
非晶質シリコン層１６′と１７′との境界面でバリア層
を形成し、絶縁ゲート型トランジスタのＯＮ電流のばら
つきがひどく画像むらを生じ同じく中間調の保持で難点
があり、加えて不純物を含む非晶質シリコン層とＩＴＯ
膜との密着力も弱く、断線や短絡の原因となることも多
いことが分った。
非晶質シリコン層１６′と１７′との境界面でバリア層
を形成し、絶縁ゲート型トランジスタのＯＮ電流のばら
つきがひどく画像むらを生じ同じく中間調の保持で難点
があり、加えて不純物を含む非晶質シリコン層とＩＴＯ
膜との密着力も弱く、断線や短絡の原因となることも多
いことが分った。
課題を解決するための手段
本発明においては信号線の抵抗値の低下、信号線と絶縁
ゲート型トランジスタとの間のオーミック接触および密
着力確保に関しては、透明導電層と不純物を含む非晶質
シリコン層との間に金属薄膜を介在させて残すことによ
って達成し、ゲートとソース・ドレイン間の沿面リーク
に関しては、ゲート電極の形成と半導体層の形成とを別
工程で行なうことによって回避するものである。
ゲート型トランジスタとの間のオーミック接触および密
着力確保に関しては、透明導電層と不純物を含む非晶質
シリコン層との間に金属薄膜を介在させて残すことによ
って達成し、ゲートとソース・ドレイン間の沿面リーク
に関しては、ゲート電極の形成と半導体層の形成とを別
工程で行なうことによって回避するものである。
作用
透明導電層上に金属薄膜が存在するごとにより、不純物
を含む非晶質シリコン層の被着条件によらず透明導電層
と不純物を含む非晶質シリコン層との直接反応が阻止さ
れ、透明導電層−金属薄膜不純物を含む非晶質シリコン
層の間でオーミック性のみならず密着力までが保証され
る。また透明導電層の抵抗値よりも低くなるような金属
薄膜の材質および膜厚を選定しておけば、信号線の低抵
抗化も容易に達成される。
を含む非晶質シリコン層の被着条件によらず透明導電層
と不純物を含む非晶質シリコン層との直接反応が阻止さ
れ、透明導電層−金属薄膜不純物を含む非晶質シリコン
層の間でオーミック性のみならず密着力までが保証され
る。また透明導電層の抵抗値よりも低くなるような金属
薄膜の材質および膜厚を選定しておけば、信号線の低抵
抗化も容易に達成される。
また不要な半導体層の除去を絶縁層をマスクとして行い
、絶縁層上にゲート電極や走査線を配置することによっ
て沿面リークの通路が絶縁層の厚み分（１μｌ以下）か
らパターン合わせ精度（数μｍ）まで長くなり、沿面リ
ークが著しく減少する。
、絶縁層上にゲート電極や走査線を配置することによっ
て沿面リークの通路が絶縁層の厚み分（１μｌ以下）か
らパターン合わせ精度（数μｍ）まで長くなり、沿面リ
ークが著しく減少する。
実施例
第１図は本発明による画像表示装置用半導体装置の第１
の実施例における単位絵素の平面配置図であり、第２図
は人−Ａ′線上の製造工程中の要部断面図を示す。まず
第２図（ａ）に示すようにガラス基板２上に膜厚５ｏＯ
〜１ｏｏＱ入のＩＴＯ膜１３と膜厚５００〜１０００へ
の第１の金属層、例えばｃｒ薄膜層２１とをスパッタ等
で被着した後に、不純物として燐を含む第１の非晶質シ
リコン層１４を膜厚２００〜５００人で被着する。つぎ
に第２図（ｂ）に示したようにソース・ドレインとなる
一対のパターン４，２２．１６と１５．２３゜１７とを
選択的食刻によって残す。その後、第２図（Ｃ）に示し
たように半導体層となる不純物をほとんど含まない第２
の非晶質シリコン層１８とゲート絶縁層となるＳｉ、Ｎ
４層１９とをそれぞれ２００〜３００人、２０００〜５
０００人程度の膜厚で被着し、第２図（ｄ）に示したよ
うに絵素電極となる領域と、図示はしないが画像表示部
の信号線の端子電極が設置される領域のみ、Ｓｉ、Ｎ４
層１９、第１と第２の非晶質シリコン層１８．１７およ
びＣｒ層２３をｊ晒次食刻して開口部２４を形成して絵
素電極１６を露出する。最後に残されたＳｉ３Ｎ４層１
９″上にゲートとともに走査線を兼ねる第２の金属層パ
ターン３を例えば２０００〜３００ｏ入の膜厚でムｌ’
ｘ被着形成することによって第２図（６）で示されるマ
トリクス基板２を完成する。
の実施例における単位絵素の平面配置図であり、第２図
は人−Ａ′線上の製造工程中の要部断面図を示す。まず
第２図（ａ）に示すようにガラス基板２上に膜厚５ｏＯ
〜１ｏｏＱ入のＩＴＯ膜１３と膜厚５００〜１０００へ
の第１の金属層、例えばｃｒ薄膜層２１とをスパッタ等
で被着した後に、不純物として燐を含む第１の非晶質シ
リコン層１４を膜厚２００〜５００人で被着する。つぎ
に第２図（ｂ）に示したようにソース・ドレインとなる
一対のパターン４，２２．１６と１５．２３゜１７とを
選択的食刻によって残す。その後、第２図（Ｃ）に示し
たように半導体層となる不純物をほとんど含まない第２
の非晶質シリコン層１８とゲート絶縁層となるＳｉ、Ｎ
４層１９とをそれぞれ２００〜３００人、２０００〜５
０００人程度の膜厚で被着し、第２図（ｄ）に示したよ
うに絵素電極となる領域と、図示はしないが画像表示部
の信号線の端子電極が設置される領域のみ、Ｓｉ、Ｎ４
層１９、第１と第２の非晶質シリコン層１８．１７およ
びＣｒ層２３をｊ晒次食刻して開口部２４を形成して絵
素電極１６を露出する。最後に残されたＳｉ３Ｎ４層１
９″上にゲートとともに走査線を兼ねる第２の金属層パ
ターン３を例えば２０００〜３００ｏ入の膜厚でムｌ’
ｘ被着形成することによって第２図（６）で示されるマ
トリクス基板２を完成する。
第３図、第４図は本発明の第２の実施例を示し、第４図
（Ｃ）までは第８図（０）と全く同一の工程を経た（く
−） 後、第４図（ｄ入に示したようにトランジスタを構成す
る領域と信号線と走査線の交差点の近傍２６とを除いて
Ｓｉ、Ｎ４層１９と第１と第２の非晶質シリコン層１８
，２２．２３を除去し、Ｏｒ層２２゜２３とを大部分露
出する。最後に残されたＳｉ、Ｎ４層１９”’上にゲー
トとともに走査線を兼ねる３と、信号線の抵抗を下げる
ＣｒＲ全残すためにＯｒ層２り′上に並列パターン２６
とを例えｉｊ’５０００〜１００００人の膜厚で人１を
選択的に被着形成し、不要となったＣｒ層を除去し、絵
素電極１６を露出して本発明のマトリクス基板が完成す
る。
（Ｃ）までは第８図（０）と全く同一の工程を経た（く
−） 後、第４図（ｄ入に示したようにトランジスタを構成す
る領域と信号線と走査線の交差点の近傍２６とを除いて
Ｓｉ、Ｎ４層１９と第１と第２の非晶質シリコン層１８
，２２．２３を除去し、Ｏｒ層２２゜２３とを大部分露
出する。最後に残されたＳｉ、Ｎ４層１９”’上にゲー
トとともに走査線を兼ねる３と、信号線の抵抗を下げる
ＣｒＲ全残すためにＯｒ層２り′上に並列パターン２６
とを例えｉｊ’５０００〜１００００人の膜厚で人１を
選択的に被着形成し、不要となったＣｒ層を除去し、絵
素電極１６を露出して本発明のマトリクス基板が完成す
る。
発明の効果
以上述べ念ごとく、本発明においては信号線は透明導電
層に金属薄膜が全線または大部分にわたって積層されて
構成されるので抵抗値を透明導電層単体に比べて殉以下
にすることは極めて容易で、表示画面の大面積化や高密
度化への対応が苦にならず、チップ・オン・グラス方式
で半導体チップを実装した場合でも高速クロック信号線
や電源線への流用も可能となる。
層に金属薄膜が全線または大部分にわたって積層されて
構成されるので抵抗値を透明導電層単体に比べて殉以下
にすることは極めて容易で、表示画面の大面積化や高密
度化への対応が苦にならず、チップ・オン・グラス方式
で半導体チップを実装した場合でも高速クロック信号線
や電源線への流用も可能となる。
また不純物を含む非晶質シリコン層は必らず金属層を介
して透明導電層に接続されるので、絶縁ゲート型トラン
ジスタのＯＮ電流のばらつきが少々〈なり画像のむらが
目立たなくなると同時に中間調表示の階調を上げること
が可能となる。加えて製造工程中の加熱処理に対して不
純物を含む非晶質シリコン層が剥離することもなくなり
従来のように剥離した小片が原因となるような断線や短
絡は皆無となり、歩留りも著しく向上する。
して透明導電層に接続されるので、絶縁ゲート型トラン
ジスタのＯＮ電流のばらつきが少々〈なり画像のむらが
目立たなくなると同時に中間調表示の階調を上げること
が可能となる。加えて製造工程中の加熱処理に対して不
純物を含む非晶質シリコン層が剥離することもなくなり
従来のように剥離した小片が原因となるような断線や短
絡は皆無となり、歩留りも著しく向上する。
そしてゲートおよび走査線は絶縁層を階段的に介在して
信号線や絵素電極に接するので沿面リークがほとんどな
く、液晶セル忙保持される電荷が失われに〈〈なって中
間調の保持が容易となると同時に駆動信号もリーク電流
に対応した量だけ低消費電力化できるなどの優れた効果
が得られる。
信号線や絵素電極に接するので沿面リークがほとんどな
く、液晶セル忙保持される電荷が失われに〈〈なって中
間調の保持が容易となると同時に駆動信号もリーク電流
に対応した量だけ低消費電力化できるなどの優れた効果
が得られる。
第１図、第３図は本発明による画像表示装置用半導体装
置の単位絵素の平面配置図、第ユ図、第４図は同装置の
製造工程中の要部断面図、第５図は液晶パネルへの実装
を示す斜視図、第６図はアクティブ型液晶パネルの等価
回路図、第７図、第８図は先行例によるマトリクス基板
の単位絵素の平面配置図と製造工程中の要部断面図を示
す。 １・・・・・・液晶パネル、２・・・・−・マトリクス
基板、３・・・・・・走査線、４・・・・・・信号線、
８・・・・・・絶縁ゲート型トランジスタ、９・・・・
・・液晶セル、１１・・・・・・対抗電極、１３・・・
・・・透明導電層、１４，１６．１７・・・・・・不純
物を含む非晶質シリコン層、１８・・・・・・不純物を
含まない非晶質シリコン層、１９・・・・・・（ゲート
）絶縁層、２０・・・・・・（ゲート）金属層、２１，
２２゜２３・・・・・・金属層、２４・・・・・・開口
部、２５・・・・・・島状領域、２６・・・・・・金属
層〇 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第１
図 ６ゲ −ト Ｚ４− 関口部 第 図 第 図 （Ｑ） ゲート （先１１米） δ−−−島執濃仏 ？６−−一番Ａ１ （ｄ） ！９″ ノ５ ？−−−力゛ラヌ坂 ？ （ｂン 箒６図 （ｄ） ぞ （ｅ） ノ２−−−共 通電１めス ↓ 第 図 ゲート（尤１線） ２−−一力゛ラス板 （ｂン ．３．２０−一ゲート４ｊ（眉 第 図 （Ｃン （め
置の単位絵素の平面配置図、第ユ図、第４図は同装置の
製造工程中の要部断面図、第５図は液晶パネルへの実装
を示す斜視図、第６図はアクティブ型液晶パネルの等価
回路図、第７図、第８図は先行例によるマトリクス基板
の単位絵素の平面配置図と製造工程中の要部断面図を示
す。 １・・・・・・液晶パネル、２・・・・−・マトリクス
基板、３・・・・・・走査線、４・・・・・・信号線、
８・・・・・・絶縁ゲート型トランジスタ、９・・・・
・・液晶セル、１１・・・・・・対抗電極、１３・・・
・・・透明導電層、１４，１６．１７・・・・・・不純
物を含む非晶質シリコン層、１８・・・・・・不純物を
含まない非晶質シリコン層、１９・・・・・・（ゲート
）絶縁層、２０・・・・・・（ゲート）金属層、２１，
２２゜２３・・・・・・金属層、２４・・・・・・開口
部、２５・・・・・・島状領域、２６・・・・・・金属
層〇 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第１
図 ６ゲ −ト Ｚ４− 関口部 第 図 第 図 （Ｑ） ゲート （先１１米） δ−−−島執濃仏 ？６−−一番Ａ１ （ｄ） ！９″ ノ５ ？−−−力゛ラヌ坂 ？ （ｂン 箒６図 （ｄ） ぞ （ｅ） ノ２−−−共 通電１めス ↓ 第 図 ゲート（尤１線） ２−−一力゛ラス板 （ｂン ．３．２０−一ゲート４ｊ（眉 第 図 （Ｃン （め
Claims (2)
- （１）不純物を含む第１の非晶質シリコン層を部分的に
積層し、絶縁性透光基板上に選択的に被着形成された透
明導電性薄膜よりなる一対のパターンをソース（信号線
）・ドレイン（絵素電極）とし、不純物をほとんど含ま
ない第２の非晶質シリコン層と絶縁層を介して前記ソー
ス・ドレインの一部と重なってソース・ドレイン間上に
選択的に被着形成された第２の金属薄膜がゲートととも
に走査線を構成する半導体装置において、前記透明導電
性薄膜と第１の非晶質シリコン層との間に第１の金属薄
膜が介在することと、前記絵素電極上および画像表示部
外の領域で前記信号線の一部上の各種被膜が除去されて
透明導電性薄膜が露出していることを特徴とする画像表
示装置用半導体装置。 - （２）不純物を含む第１の非晶質シリコン層を部分的に
積層し、絶縁性透光基板上に選択的に被着形成された透
明導電性薄膜よりなる一対のパターンをソース（信号線
）・ドレイン（絵素電極）とし、不純物をほとんど含ま
ない第２の非晶質シリコン層と絶縁層を介して前記ソー
ス・ドレインの一部と重なってソース・ドレイン間上に
選択的に被着形成された第２の金属薄膜がゲートととも
に走査線を構成する半導体装置において、前記透明導電
性薄膜と第１の非晶質シリコン層との間に第１の金属薄
膜が介在することと、前記走査線と信号線の交差点近傍
およびトランジスタの近傍を除いて絶縁層、第２の非晶
質シリコン層、第１の非晶質シリコン層および第１の金
属薄膜が除去されて絵素電極が露出していることと、信
号線上に第１と第２の金属薄膜が部分的に被着形成され
ていることを特徴とする画像表示装置用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20516088A JP2678024B2 (ja) | 1988-08-18 | 1988-08-18 | 画像表示装置半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20516088A JP2678024B2 (ja) | 1988-08-18 | 1988-08-18 | 画像表示装置半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0253033A true JPH0253033A (ja) | 1990-02-22 |
| JP2678024B2 JP2678024B2 (ja) | 1997-11-17 |
Family
ID=16502419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20516088A Expired - Fee Related JP2678024B2 (ja) | 1988-08-18 | 1988-08-18 | 画像表示装置半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678024B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04303826A (ja) * | 1991-03-30 | 1992-10-27 | Nec Corp | アクティブマトリックス基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252970A (ja) * | 1985-08-27 | 1987-03-07 | トムソン‐セーエスエフ | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 |
| JPS62234131A (ja) * | 1986-04-04 | 1987-10-14 | Fuji Electric Co Ltd | 液晶マトリクス表示装置 |
-
1988
- 1988-08-18 JP JP20516088A patent/JP2678024B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252970A (ja) * | 1985-08-27 | 1987-03-07 | トムソン‐セーエスエフ | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 |
| JPS62234131A (ja) * | 1986-04-04 | 1987-10-14 | Fuji Electric Co Ltd | 液晶マトリクス表示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04303826A (ja) * | 1991-03-30 | 1992-10-27 | Nec Corp | アクティブマトリックス基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2678024B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60216377A (ja) | 液晶表示器 | |
| JP2600929B2 (ja) | 液晶画像表示装置およびその製造方法 | |
| JP3617800B2 (ja) | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JPH0816758B2 (ja) | 液晶画像表示装置およびその製造方法 | |
| JP3343645B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH02188723A (ja) | 液晶表示装置 | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| TW200900824A (en) | Transflective liquid crystal display panel and pixel structure thereof | |
| JPH10301505A (ja) | 液晶画像表示装置およびその製造方法 | |
| US20040125293A1 (en) | Integrated color filter and fabricating method thereof | |
| JPH0426825A (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
| JPH10268356A (ja) | 液晶表示装置 | |
| JPH0253033A (ja) | 画像表示装置用半導体装置及びその製造方法 | |
| JP3484307B2 (ja) | 液晶表示装置 | |
| JP2000250065A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| JP3391304B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP3391312B2 (ja) | 反射型液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH07248508A (ja) | 液晶表示装置 | |
| JP3484363B2 (ja) | 液晶表示装置 | |
| JPS6112271B2 (ja) | ||
| JP2618034B2 (ja) | マトリクス基板及びその製造方法 | |
| JPS6145221A (ja) | 画像表示用装置及びその製造方法 | |
| JPH0895075A (ja) | 液晶表示装置 | |
| JPH04104226A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |