JPH0253291A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0253291A JPH0253291A JP63203617A JP20361788A JPH0253291A JP H0253291 A JPH0253291 A JP H0253291A JP 63203617 A JP63203617 A JP 63203617A JP 20361788 A JP20361788 A JP 20361788A JP H0253291 A JPH0253291 A JP H0253291A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- address
- outside
- refresh address
- match signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ダイナミック型半導体記憶装置に関し、特に
内部にリフレッシュアドレスカウンタと一致信号出力回
路を装備するものに関する。
内部にリフレッシュアドレスカウンタと一致信号出力回
路を装備するものに関する。
従来この種のダイナミック型半導体記憶装置は、外部か
らリフレッシュアドレスを入力せず、内部リフレッシュ
アドレスカウンタから出力されるリフレッシュアドレス
を用いてリフレッシュを行すうカウンタリフレッシュ機
能をもっているが、このリフレッシュアドレスは外部か
らはわからない構造となっていた。
らリフレッシュアドレスを入力せず、内部リフレッシュ
アドレスカウンタから出力されるリフレッシュアドレス
を用いてリフレッシュを行すうカウンタリフレッシュ機
能をもっているが、このリフレッシュアドレスは外部か
らはわからない構造となっていた。
一般にダイナミック型記憶装置ではリフレッシュ動作は
リード／ライト動作で代替可能である。
リード／ライト動作で代替可能である。
従って内部リフレッシュアドレスカウンタを用いてリフ
レッシュを実行する場合法にリフレッシュするアドレス
がリード／ライト動作でアクセスされた場合はこのアド
レスはリフレッシュせず飛ばしてもよい。ところが上述
したダイナミック型半導体記憶装置ではリフレッシュア
ドレスカウンタのリフレッシュアドレスは、外部からア
クセスされたアドレスとまったく非同期に発生するため
、上述の理由で飛ばしてもよいア下レスも必ずリフレッ
シュをしてしまう。即ち無駄なリフレッシュを実行して
ＣＰＵの処理速度を低下させてしまうという欠点があっ
た。
レッシュを実行する場合法にリフレッシュするアドレス
がリード／ライト動作でアクセスされた場合はこのアド
レスはリフレッシュせず飛ばしてもよい。ところが上述
したダイナミック型半導体記憶装置ではリフレッシュア
ドレスカウンタのリフレッシュアドレスは、外部からア
クセスされたアドレスとまったく非同期に発生するため
、上述の理由で飛ばしてもよいア下レスも必ずリフレッ
シュをしてしまう。即ち無駄なリフレッシュを実行して
ＣＰＵの処理速度を低下させてしまうという欠点があっ
た。
本発明のダイナミック型半導体記憶装置は、外部からの
リフレッシュ信号によって活性化されリフレッシュアド
レスを生成するリフレッシュアドレスカウンタとこのリ
フレッシュアドレスとアクセス時に外部から入力される
ロウアドレスを比較し一致した場合に一致信号を外部へ
出力する一致信号出力回路と、リフレッシュアドレスカ
ウンタから出力されるリフレッシュアドレスを用いてリ
フレッシュを実行するリフレッシュ制御回路を有してい
る。
リフレッシュ信号によって活性化されリフレッシュアド
レスを生成するリフレッシュアドレスカウンタとこのリ
フレッシュアドレスとアクセス時に外部から入力される
ロウアドレスを比較し一致した場合に一致信号を外部へ
出力する一致信号出力回路と、リフレッシュアドレスカ
ウンタから出力されるリフレッシュアドレスを用いてリ
フレッシュを実行するリフレッシュ制御回路を有してい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブ０ツク図である。
１はリフレッシュアドレスカウンタで次にリフレッシュ
するアドレスを一致信号出力回路２及びアドレスバッフ
ァ３へ出力する。そしてリフレッシュ制御回路９により
リフレッシュが一回実行されるたびに１づつインクリメ
ントされる。２は一致信号出力回路でリフレッシュアド
レスカウンタ１から出力されるリフレッシュアドレスと
アクセス時に外部から入力され、アドレスバッファ５を
経由して伝達されるロウアドレスとを比較し、致した場
合には出力バッファ１０を経由して外部へ一致信号８を
出力する。このとき一致信号８はリフレッシュ制御回路
９へも出力される。３はリフレッシュ制御回路で外部か
ら入力されるリフレッシュ信号によりリフレッシュ動作
を実行する。
するアドレスを一致信号出力回路２及びアドレスバッフ
ァ３へ出力する。そしてリフレッシュ制御回路９により
リフレッシュが一回実行されるたびに１づつインクリメ
ントされる。２は一致信号出力回路でリフレッシュアド
レスカウンタ１から出力されるリフレッシュアドレスと
アクセス時に外部から入力され、アドレスバッファ５を
経由して伝達されるロウアドレスとを比較し、致した場
合には出力バッファ１０を経由して外部へ一致信号８を
出力する。このとき一致信号８はリフレッシュ制御回路
９へも出力される。３はリフレッシュ制御回路で外部か
ら入力されるリフレッシュ信号によりリフレッシュ動作
を実行する。
リフレッシュ終了後リフレッシュアドレスカウンタ１の
りフレッンユアドレスを１だけカウントアツプする。さ
らに一致信号出力回路２から一致信号８を受けたときも
リフレッシュアドレスカウンタ１のリフレッシュアドレ
スを１だけカウントアツプする。
りフレッンユアドレスを１だけカウントアツプする。さ
らに一致信号出力回路２から一致信号８を受けたときも
リフレッシュアドレスカウンタ１のリフレッシュアドレ
スを１だけカウントアツプする。
一般にダイナミック型半導体記憶装置をカウンタリフレ
ッシュサイクルを角いてリフレッシュする場合、外付け
にリフレッシュインターバルタイマを装備する。このリ
フレッシュインターバルタイマはあらかじめ設定された
一定周期ごとにリフレッシュ要求信号を出力する。この
リフレッシュ要求信号によってＣＰＵのアクセスと調停
したうえでＣＰＵにウェイトをかけてダイナミック型半
導体記憶装置をリフレッシュする。
ッシュサイクルを角いてリフレッシュする場合、外付け
にリフレッシュインターバルタイマを装備する。このリ
フレッシュインターバルタイマはあらかじめ設定された
一定周期ごとにリフレッシュ要求信号を出力する。この
リフレッシュ要求信号によってＣＰＵのアクセスと調停
したうえでＣＰＵにウェイトをかけてダイナミック型半
導体記憶装置をリフレッシュする。
本発明のダイナミック型半導体記憶装置ではＣＰＵから
のアクセス時にアクセスされたアドレス（ロウアドレス
）を内部に取り込みリフレッシュアドレスと比較回路２
で比較を行ない一致した場合には一致信号を外部へ出力
する。この一致信号により外付けのリフレッシュインタ
ーバルタイマをリセットするとともにリフレッシュアド
レスカウンタ１を１だけ進めることにより無駄なリフレ
ッシュを実行せずＣＰＵへの割り込み回数を減らし、処
理速度を向上させることができる。
のアクセス時にアクセスされたアドレス（ロウアドレス
）を内部に取り込みリフレッシュアドレスと比較回路２
で比較を行ない一致した場合には一致信号を外部へ出力
する。この一致信号により外付けのリフレッシュインタ
ーバルタイマをリセットするとともにリフレッシュアド
レスカウンタ１を１だけ進めることにより無駄なリフレ
ッシュを実行せずＣＰＵへの割り込み回数を減らし、処
理速度を向上させることができる。
即ち次にリフレッシュすべきアドレスがアクセスされた
場合には、そのアドレスのリフレッシュを飛ばしてその
時点から１リフレッシュ周期の間はリフレッシュを実行
しなくてもよ＜ＣＰＵのアクセス効率を上げることがで
きる。
場合には、そのアドレスのリフレッシュを飛ばしてその
時点から１リフレッシュ周期の間はリフレッシュを実行
しなくてもよ＜ＣＰＵのアクセス効率を上げることがで
きる。
以上説明したように本発明は、リフレッシュアドレスカ
ウンタから出力されるリフレッシュアドレスとアクセス
時に外部から入力されたロウアドレスを比較し、一致し
た場合しζは外部へ一致信号を出力することにより無駄
なリフレッシュを防ぎシステムの処理速度を向上できる
効果がある。
ウンタから出力されるリフレッシュアドレスとアクセス
時に外部から入力されたロウアドレスを比較し、一致し
た場合しζは外部へ一致信号を出力することにより無駄
なリフレッシュを防ぎシステムの処理速度を向上できる
効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・・・・リフレッシュアドレスカウンタ、２・・
・・・・一致信号出力回路、３・・・・・・アドレスバ
ッファ、４・・・・・・ロウデコーダ、５・・・・・・
カラムデコーダ、６・・・・・・センスアンプ、７・・
・・・・メモリセル、８・・・・・・一致信号、９・・
・・・・リフレッシュ制御回路、１０・・・・・・出力
バッファ。 代理人 弁理士 内 原 音
・・・・一致信号出力回路、３・・・・・・アドレスバ
ッファ、４・・・・・・ロウデコーダ、５・・・・・・
カラムデコーダ、６・・・・・・センスアンプ、７・・
・・・・メモリセル、８・・・・・・一致信号、９・・
・・・・リフレッシュ制御回路、１０・・・・・・出力
バッファ。 代理人 弁理士 内 原 音
Claims (1)
- 内部リフレッシュアドレスカウンタから出力されるリフ
レッシュアドレスと外部からアクセス時に入力されるロ
ウアドレスを比較し一致した場合に一致信号を外部へ出
力する一致信号出力回路と、外部からのリフレッシュ信
号によって上記リフレッシュアドレスを用いてリフレッ
シュを実行するリフレッシュ制御回路を有することを特
徴とするダイナミック型半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63203617A JPH0253291A (ja) | 1988-08-15 | 1988-08-15 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63203617A JPH0253291A (ja) | 1988-08-15 | 1988-08-15 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0253291A true JPH0253291A (ja) | 1990-02-22 |
Family
ID=16477012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63203617A Pending JPH0253291A (ja) | 1988-08-15 | 1988-08-15 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0253291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313593B1 (en) | 1999-07-12 | 2001-11-06 | Fanuc Ltd. | Motor controller |
-
1988
- 1988-08-15 JP JP63203617A patent/JPH0253291A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313593B1 (en) | 1999-07-12 | 2001-11-06 | Fanuc Ltd. | Motor controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100685547B1 (ko) | 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법 | |
| JPH01125795A (ja) | 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム | |
| US3846765A (en) | Dynamic cell semiconductor memory with interlace refresh | |
| JPH01241095A (ja) | 半導体記憶装置 | |
| JP2913099B2 (ja) | Ｄｒａｍリフレッシュ装置 | |
| JP2594757B2 (ja) | 記憶装置のリフレッシュ制御回路 | |
| KR100710644B1 (ko) | 에스디램 컨트롤러 | |
| KR0183813B1 (ko) | 디알에이엠 리프레쉬 제어기 | |
| JPS58105363A (ja) | 記憶装置 | |
| JP3182174B2 (ja) | ノイマン型ｃｐｕにおけるｄｒａｍリフレッシュ方法 | |
| JPH04263191A (ja) | 半導体記憶装置 | |
| JPS6452198U (ja) | ||
| JPH0725920Y2 (ja) | 半導体記憶装置 | |
| JPS583189A (ja) | ダイナミツクメモリのリフレツシユ方法 | |
| JPH07146814A (ja) | メモリ装置 | |
| JPH04181592A (ja) | ダイナミック型半導体記憶装置 | |
| JPH07254272A (ja) | 半導体装置 | |
| JPH04168543A (ja) | ダイナミックメモリ制御回路 | |
| JPH056639Y2 (ja) | ||
| JPS63247996A (ja) | メモリアクセス方法 | |
| JPS63106991A (ja) | メモリ集積回路 | |
| JPH0334190A (ja) | 半導体記憶装置 | |
| JPH03283086A (ja) | ダイナミック型半導体記憶装置 | |
| JPH07211068A (ja) | メモリ装置 | |
| JPH07211067A (ja) | メモリ制御装置 |