JPH0254582B2 - - Google Patents
Info
- Publication number
- JPH0254582B2 JPH0254582B2 JP56210685A JP21068581A JPH0254582B2 JP H0254582 B2 JPH0254582 B2 JP H0254582B2 JP 56210685 A JP56210685 A JP 56210685A JP 21068581 A JP21068581 A JP 21068581A JP H0254582 B2 JPH0254582 B2 JP H0254582B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flop
- flip
- error
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
〔1〕 発明の技術分野
本発明は、中央処理装置と記憶装置とメモリ・
コントロール部からなるシステムにおけるスキヤ
ン・データ保護方式に関するものである。
コントロール部からなるシステムにおけるスキヤ
ン・データ保護方式に関するものである。
〔2〕 技術の背景
近年、中央処理装置から記憶装置への起動信号
とそのタイミングを判定し、エラーの内容に応じ
てシステム・ダウン、リトライ、またはリカバリ
ー等の処理を選択するために、メモリ・コントロ
ール部にチエツク回路を設けて起動信号とそのタ
イミングを判定し、その結果をスキヤン・フリツ
プフロツプに記憶させスキヤン・データとして保
持しておくことが必要とされている。
とそのタイミングを判定し、エラーの内容に応じ
てシステム・ダウン、リトライ、またはリカバリ
ー等の処理を選択するために、メモリ・コントロ
ール部にチエツク回路を設けて起動信号とそのタ
イミングを判定し、その結果をスキヤン・フリツ
プフロツプに記憶させスキヤン・データとして保
持しておくことが必要とされている。
〔3〕 従来技術と問題点
第１図は従来のスキヤン・データ保護方式を説
明するための図である。図において、１は中央処
理装置、２はメモリ・コントロール部、３は中央
処理装置からの起動信号＊〜Ｇ０と基本タイミン
グ信号MCLKとからタイミング信号CET０〜
CET２を作成するタイミング作成回路、４は起
動信号＊〜Ｇ０とそのタイミングを判定し、種々
のエラー信号を発生するチエツク回路、５はエラ
ー信号を保持するスキヤン・フリツプフロツプで
ある。第２図は、第１図のスキヤン・データ保護
方式の動作を説明するためのタイム・チヤートで
ある。以下、第１図と第２図を参照して説明す
る。
明するための図である。図において、１は中央処
理装置、２はメモリ・コントロール部、３は中央
処理装置からの起動信号＊〜Ｇ０と基本タイミン
グ信号MCLKとからタイミング信号CET０〜
CET２を作成するタイミング作成回路、４は起
動信号＊〜Ｇ０とそのタイミングを判定し、種々
のエラー信号を発生するチエツク回路、５はエラ
ー信号を保持するスキヤン・フリツプフロツプで
ある。第２図は、第１図のスキヤン・データ保護
方式の動作を説明するためのタイム・チヤートで
ある。以下、第１図と第２図を参照して説明す
る。
中央処理装置１から起動信号＊〜Ｇ０が送出さ
れると、コントロール部２のチエツク回路４で動
作状態をチエツクし、そのチエツク出力（DME、
TME０、TME１）をスキヤン・フリツプフロツ
プにセツトする。チエツク出力がシステム・ダウ
ンにつながるエラー（信号DME）であるときフ
リツプフロツプFF１にセツトされ、その出力は
信号＊DMGとして中央処理装置１に送出され、
またスキヤン・フリツプフロツプにデータをセツ
トするクロツク＊SC０〜＊SC２を作成する各ゲ
ートの制御信号になる。したがつて、エラーが検
出されると信号＊DMGが“Ｌ”になりクロツク
＊SC０〜＊SC２の発生が止められ、エラーにつ
いての各情報がスキヤン・フリツプフロツプ５に
保持される。
れると、コントロール部２のチエツク回路４で動
作状態をチエツクし、そのチエツク出力（DME、
TME０、TME１）をスキヤン・フリツプフロツ
プにセツトする。チエツク出力がシステム・ダウ
ンにつながるエラー（信号DME）であるときフ
リツプフロツプFF１にセツトされ、その出力は
信号＊DMGとして中央処理装置１に送出され、
またスキヤン・フリツプフロツプにデータをセツ
トするクロツク＊SC０〜＊SC２を作成する各ゲ
ートの制御信号になる。したがつて、エラーが検
出されると信号＊DMGが“Ｌ”になりクロツク
＊SC０〜＊SC２の発生が止められ、エラーにつ
いての各情報がスキヤン・フリツプフロツプ５に
保持される。
しかし、このような方式ではスキヤン・クロツ
クの制御を信号＊DMGのみで行つているため、
最初のエラー発生で、スキヤン・クロツクが止め
られるので、そのエラーが間欠障害であるのか固
定障害であるのか見わけることができないという
欠点があつた。
クの制御を信号＊DMGのみで行つているため、
最初のエラー発生で、スキヤン・クロツクが止め
られるので、そのエラーが間欠障害であるのか固
定障害であるのか見わけることができないという
欠点があつた。
〔4〕 発明の目的
本発明は上記従来の欠点に鑑み、エラーが間欠
障害であるか固定障害であるのか判断できるよう
にしたスキヤン・データ保護方式を提供すること
を目的とするものである。
障害であるか固定障害であるのか判断できるよう
にしたスキヤン・データ保護方式を提供すること
を目的とするものである。
〔5〕 発明の構成
そして上記した目的は本発明によれば、中央処
理装置と記憶装置とメモリ・コントロール部とか
らなるシステムにおいて、メモリ・コントロール
部に起動信号に対するシステムの各回路の動作状
態を記憶する２段継続接続されたスキヤン・フリ
ツプフロツプを設け、異常が発生した場合、メモ
リ・リフレツシユ起動信号以外は３回目以降の起
動信号を停止させ、まりリフレツシユ・サイクル
時には動作状態をスキヤン・フリツプフロツプに
記憶させるためのクロツク信号の発生を止め、ス
キヤン・フリツプフロツプのデータ保護を行うこ
とを特徴とするスキヤン・データ保護方式を提供
することにより達成される。
理装置と記憶装置とメモリ・コントロール部とか
らなるシステムにおいて、メモリ・コントロール
部に起動信号に対するシステムの各回路の動作状
態を記憶する２段継続接続されたスキヤン・フリ
ツプフロツプを設け、異常が発生した場合、メモ
リ・リフレツシユ起動信号以外は３回目以降の起
動信号を停止させ、まりリフレツシユ・サイクル
時には動作状態をスキヤン・フリツプフロツプに
記憶させるためのクロツク信号の発生を止め、ス
キヤン・フリツプフロツプのデータ保護を行うこ
とを特徴とするスキヤン・データ保護方式を提供
することにより達成される。
〔6〕 発明の実施例
以下、本発明の実施例を図面を参照して説明す
る。
る。
第３図は本発明のスキヤン・データ保護方式を
説明するための図であり、第４図および第５図は
その動作を説明するためのタイム・チヤートであ
り、第６図は中央処理装置１での起動信号の制御
を説明するための図である。
説明するための図であり、第４図および第５図は
その動作を説明するためのタイム・チヤートであ
り、第６図は中央処理装置１での起動信号の制御
を説明するための図である。
第３図において、スキヤン・クロツクの発生は
信号＊DMGの反転信号DMGとリフレツシユ・
サイクルを示す信号RFCYとのNAND条件で停
止される。また、スキヤン・フリツプフロツプ回
路５はフリツプフロツプが２段継続接続され２回
分の起動信号によるエラーを記憶できる。
信号＊DMGの反転信号DMGとリフレツシユ・
サイクルを示す信号RFCYとのNAND条件で停
止される。また、スキヤン・フリツプフロツプ回
路５はフリツプフロツプが２段継続接続され２回
分の起動信号によるエラーを記憶できる。
エラー発生時、信号DMGは“Ｈ”になり、エ
ラーが起つたサイクルの動作状態（DME、TME
０、TME１）をスキヤン・クロツク＊SC０〜
SC２によつてフリツプフロツプＡ，Ｃ，Ｅにセ
ツトし、次の起動信号の動作状態のチエツクを行
いその起動信号がリフレツシユ・サイクル以外で
あれば、フリツプフロツプＡ，Ｃ，Ｅにセツトす
る。このとき前のエラーが起つたサイクルの動作
状態は、フリツプフロツプＢ，Ｄ，Ｆにシフトさ
れている。
ラーが起つたサイクルの動作状態（DME、TME
０、TME１）をスキヤン・クロツク＊SC０〜
SC２によつてフリツプフロツプＡ，Ｃ，Ｅにセ
ツトし、次の起動信号の動作状態のチエツクを行
いその起動信号がリフレツシユ・サイクル以外で
あれば、フリツプフロツプＡ，Ｃ，Ｅにセツトす
る。このとき前のエラーが起つたサイクルの動作
状態は、フリツプフロツプＢ，Ｄ，Ｆにシフトさ
れている。
例えば、第４図のタイム・チヤートを参照する
と、はじめの起動信号＊WTG０でチエツク回路
４がエラーを検出し、信号DMEが“Ｈ”になり、
フリツプフロツプＡをセツトし、その出力信号
SCOUTOAが“Ｈ”になる。次の起動信号＊
RDG０でエラーがでないと、信号DMEは“Ｌ”
になり、（第４図の点線）フリツプフロツプＡに
セツトされ、その出力信号SCOUTOAは“Ｌ”
になる。そして前のサイクルの動作状態はフリツ
プフロツプＢにシフトされ、フリツプフロツプＢ
の出力信号SCOUTOBは“Ｈ”になり、そのエ
ラーは間欠障害であることがわかる。逆に信号
DMFが“Ｈ”になり放しであれば、信号
SCOUTOA，SCOUTOBとも“Ｈ”になり固定
障害であることが解る。
と、はじめの起動信号＊WTG０でチエツク回路
４がエラーを検出し、信号DMEが“Ｈ”になり、
フリツプフロツプＡをセツトし、その出力信号
SCOUTOAが“Ｈ”になる。次の起動信号＊
RDG０でエラーがでないと、信号DMEは“Ｌ”
になり、（第４図の点線）フリツプフロツプＡに
セツトされ、その出力信号SCOUTOAは“Ｌ”
になる。そして前のサイクルの動作状態はフリツ
プフロツプＢにシフトされ、フリツプフロツプＢ
の出力信号SCOUTOBは“Ｈ”になり、そのエ
ラーは間欠障害であることがわかる。逆に信号
DMFが“Ｈ”になり放しであれば、信号
SCOUTOA，SCOUTOBとも“Ｈ”になり固定
障害であることが解る。
また第５図に示すように、エラーが起きたサイ
クルの次の起動信号が＊RFG０がリフレツシ
ユ・サイクルであつた場合、RFCYは“Ｈ”とな
り、スキヤン・フリツプフロツプ回路５のクロツ
ク＊SC０〜＊SC２を止めることにより前にエラ
ーを起こしたサイクルの動作状態を保護すること
ができる。
クルの次の起動信号が＊RFG０がリフレツシ
ユ・サイクルであつた場合、RFCYは“Ｈ”とな
り、スキヤン・フリツプフロツプ回路５のクロツ
ク＊SC０〜＊SC２を止めることにより前にエラ
ーを起こしたサイクルの動作状態を保護すること
ができる。
メモリ・コントロール部２でシステム・ダウン
につながるエラーを中央処理装置１に知らせる信
号＊DMGは中央処理装置において起動信号を制
御することになるが、第６図に示すように、中央
処理装置１は信号＊DMGを受けると２回目の起
動信号は送出するが、その以降の起動信号は送出
しない。しかし、リフレツシユ・サイクルについ
ては信号＊DMGの制御をうけないので、メモ
リ・コントロール部におけるスキヤン・クロツク
をリフレツシユ・サイクル時に止めるようにして
いる。
につながるエラーを中央処理装置１に知らせる信
号＊DMGは中央処理装置において起動信号を制
御することになるが、第６図に示すように、中央
処理装置１は信号＊DMGを受けると２回目の起
動信号は送出するが、その以降の起動信号は送出
しない。しかし、リフレツシユ・サイクルについ
ては信号＊DMGの制御をうけないので、メモ
リ・コントロール部におけるスキヤン・クロツク
をリフレツシユ・サイクル時に止めるようにして
いる。
〔7〕 発明の効果
以上、詳細に説明したように、本発明のスキヤ
ン・データ保護方式によれば、エラーが間欠障害
であるか固定障害であるか判断することができ、
また、メモリのリフレツシユによつてエラーの情
報が消えることがない。
ン・データ保護方式によれば、エラーが間欠障害
であるか固定障害であるか判断することができ、
また、メモリのリフレツシユによつてエラーの情
報が消えることがない。
第１図は従来のスキヤン・データ保護方式を説
明するための図、第２図はそのタイム・チヤー
ト、第３図は本発明によるスキヤン・データ保護
方式を説明するための図、第４図及び第５図はそ
のタイム・チヤート、第６図は中央処理装置での
起動信号の制御を説明するための図である。 １…中央処理装置、２…メモリ・コントロール
部、３…タイミング作成回路、４…チエツク回
路、５…スキヤン・フリツプフロツプ回路。
明するための図、第２図はそのタイム・チヤー
ト、第３図は本発明によるスキヤン・データ保護
方式を説明するための図、第４図及び第５図はそ
のタイム・チヤート、第６図は中央処理装置での
起動信号の制御を説明するための図である。 １…中央処理装置、２…メモリ・コントロール
部、３…タイミング作成回路、４…チエツク回
路、５…スキヤン・フリツプフロツプ回路。
Claims (1)
- １ 中央処理装置と記憶装置とメモリ・コントロ
ール部とからなるシステムにおいて、メモリ・コ
ントロール部に起動信号に対するシステムの各回
路の動作状態を記憶する２段継続接続されたスキ
ヤン・フリツプフロツプを設け、異常が発生した
場合、メモリ・リフレツシユ起動信号以外は３回
目以降の起動信号を停止させ、またリフレツシ
ユ・サイクル時には動作状態をスキヤン・フリツ
プフロツプに記憶させるためのクロツク信号の発
生を止め、スキヤン・フリツプフロツプのデータ
保護を行うことを特徴とするスキヤン・データ保
護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210685A JPS58117055A (ja) | 1981-12-30 | 1981-12-30 | スキヤン・デ−タ保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210685A JPS58117055A (ja) | 1981-12-30 | 1981-12-30 | スキヤン・デ−タ保護方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58117055A JPS58117055A (ja) | 1983-07-12 |
| JPH0254582B2 true JPH0254582B2 (ja) | 1990-11-22 |
Family
ID=16593406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210685A Granted JPS58117055A (ja) | 1981-12-30 | 1981-12-30 | スキヤン・デ−タ保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58117055A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7966589B2 (en) | 2006-09-12 | 2011-06-21 | International Business Machines Corporation | Structure for dynamic latch state saving device and protocol |
| US7495492B2 (en) | 2006-09-12 | 2009-02-24 | International Business Machines Corporation | Dynamic latch state saving device and protocol |
-
1981
- 1981-12-30 JP JP56210685A patent/JPS58117055A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58117055A (ja) | 1983-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648382B2 (ja) | ||
| JPS6222199B2 (ja) | ||
| JPH0254582B2 (ja) | ||
| JPS56127262A (en) | Peripheral storage controller | |
| JPS6232813B2 (ja) | ||
| JPH0670775B2 (ja) | エラ−検出・訂正システム | |
| SU1587600A2 (ru) | Динамическое запоминающее устройство с коррекцией ошибок | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| KR840000246B1 (ko) | 에러(error) 처리장치를 갖춘 데이타 처리 시스템 | |
| JP2601038B2 (ja) | マイクロプログラムのエラー検出・訂正装置 | |
| JPS6155131B2 (ja) | ||
| JPH0535455B2 (ja) | ||
| JPH0431129B2 (ja) | ||
| JPH0481953A (ja) | メモリ装置 | |
| JPH05224968A (ja) | データチェック方式 | |
| JPH0327433A (ja) | 電子ディスク装置 | |
| JPS59160898A (ja) | 記憶装置の故障診断装置 | |
| JPS57146349A (en) | Discriminating method of performance of check circuit | |
| JPS6155696B2 (ja) | ||
| JPS61271543A (ja) | パリテイ発生検出回路 | |
| JPH0296855A (ja) | メモリコントロール回路における故障検出方式 | |
| JPH0322060A (ja) | メモリエラー検出制御方式 | |
| JPS5693191A (en) | Memory error correction and automatic diagnosis system | |
| JPS55119761A (en) | Memory control unit | |
| JPH01151342U (ja) |