JPH025491Y2 - - Google Patents

Info

Publication number
JPH025491Y2
JPH025491Y2 JP1984027081U JP2708184U JPH025491Y2 JP H025491 Y2 JPH025491 Y2 JP H025491Y2 JP 1984027081 U JP1984027081 U JP 1984027081U JP 2708184 U JP2708184 U JP 2708184U JP H025491 Y2 JPH025491 Y2 JP H025491Y2
Authority
JP
Japan
Prior art keywords
flat package
circuit
terminal
terminals
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984027081U
Other languages
Japanese (ja)
Other versions
JPS60141153U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984027081U priority Critical patent/JPS60141153U/en
Priority to US06/701,211 priority patent/US4656442A/en
Priority to IT8547722A priority patent/IT1180736B/en
Publication of JPS60141153U publication Critical patent/JPS60141153U/en
Application granted granted Critical
Publication of JPH025491Y2 publication Critical patent/JPH025491Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案は集積回路と遅延線を接続してなる混成
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a hybrid circuit formed by connecting an integrated circuit and a delay line.

近時ほとんどの電子回路は集積回路化される傾
向にあるが、インダクタンスを含む回路、例えば
コイルとコンデンサを組合せて構成される遅延線
の回路のように集積回路化が困難なものもあり、
全体の回路にこのような回路を含む場合には集積
回路の外部に接続する必要が生ずる。TTL素子
を用いた飽和型論理回路に遅延線を組合せてバツ
フアードデイレーラインを構成する場合もこのよ
うな例に相当する。
Recently, most electronic circuits have tended to be integrated circuits, but there are some circuits that include inductance, such as delay line circuits made up of a combination of coils and capacitors, which are difficult to integrate.
If such a circuit is included in the overall circuit, it will be necessary to connect it to the outside of the integrated circuit. This also corresponds to the case where a buffered delay line is constructed by combining a delay line with a saturation type logic circuit using TTL elements.

そしてプリント基板上にコイルやコンデンサを
配置して遅延線の回路を構成し、集積回路のフラ
ツトパツケージ上にその基板を載置してフラツト
パツケージの端子を介して遅延線の回路と集積回
積を接続し、外部端子をデユアルインラインパツ
ケージ(以下DIPという)の外部に露呈させた混
成回路は実開昭58−89953号公報によつて公知で
ある。
Then, a delay line circuit is constructed by arranging coils and capacitors on a printed circuit board, and the board is placed on a flat package of an integrated circuit, and the delay line circuit and integrated circuit are connected via the terminals of the flat package. A hybrid circuit in which external terminals are exposed to the outside of a dual in-line package (hereinafter referred to as DIP) is known from Japanese Utility Model Application Publication No. 58-89953.

しかし外部端子が通常リードフレームを用いて
形成されるのでその間隔が規格によつて定まつて
いること、フラツトパツケージの端子の間隔も規
格によつて定まつておりしかもリードフレームに
より形成される外部端子の間隔より挟いこと、さ
らにフラツトパツケージ内の回路構成は集積回路
であるから簡単に変えることは不可能であり、従
つてその端子の役割も位置によつて定まつている
こと等により集積回路と遅延線の回路間の相互の
接続位置や混成回路の外部端子の接続位置を客先
の仕様により種々変えることは容易ではない。因
みに14ピンの外部端子を設ける場合にDIPのそ
の間隔は2.54mmであり、フラツトパツケージの1
4ピンの標準の端子間隔は1.27mmである。
However, since the external terminals are usually formed using a lead frame, the spacing between them is determined by the standard, and the spacing between the terminals of a flat package is also determined by the standard, and moreover, it is formed using a lead frame. In addition, the circuit configuration inside the flat package cannot be easily changed because it is an integrated circuit, and the role of the terminals is also determined by their position. Therefore, it is not easy to change the mutual connection positions between the integrated circuit and the delay line circuit, or the connection positions of the external terminals of the hybrid circuit, depending on the customer's specifications. By the way, when installing a 14-pin external terminal, the distance between the DIPs is 2.54mm, and the distance between the 14-pin external terminals is 2.54mm.
The standard terminal spacing for 4 pins is 1.27mm.

本考案はこのような技術問題を解決するために
役割の固定されているフラツトパツケージの端子
を遅延線の構成してある基板の任意の位置で遅延
線の回路に接続し得る技術を提供する。
In order to solve these technical problems, the present invention provides a technology that allows the terminals of a flat package whose role is fixed to be connected to the delay line circuit at any position on the board on which the delay line is configured. .

本考案はコイルとコンデンサを配置して構成さ
れた遅延線の基板が集積回路のフラツトパツケー
ジ上に載置してあり、集積回路と基板の回路の接
続は該基板の側辺でフラツトパツケージの端子を
介して行われており、該基板と該フラツトパツケ
ージを挟んで2列に外部端子を露呈させた状態で
全体を樹脂封止してある混成回路において、フラ
ツトパツケージの少くとも1つの端子はジヤンパ
ーリードを経て基板の側辺に接続されていること
を特徴とする。
In this invention, a delay line board consisting of a coil and a capacitor is placed on a flat package of an integrated circuit, and the connection between the integrated circuit and the circuit of the board is made on the side of the board. In a hybrid circuit in which the entire circuit is sealed with resin with external terminals exposed in two rows sandwiching the substrate and the flat package, at least one of the flat packages The two terminals are connected to the sides of the board via jumper leads.

以下第1図のバツフアードデイレーラインの回
路図を例にとり、本考案の混成回路の実施例を示
す第2図乃至第6図を参照しながら説明する。第
2図と第3図は基板に構成されている主に遅延線
の回路と集積回路の接続を述べるための説明図で
あり、第4図と第5図は混成回路の部分斜視図で
あり、第6図は混成回路の長さ方向の側面からの
説明図である。
Taking the circuit diagram of the buffered delay line shown in FIG. 1 as an example, an explanation will be given below with reference to FIGS. 2 to 6 showing embodiments of the hybrid circuit of the present invention. Figures 2 and 3 are explanatory diagrams for explaining the connections between the circuit, mainly the delay line, and the integrated circuit configured on the board, and Figures 4 and 5 are partial perspective views of the hybrid circuit. , FIG. 6 is an explanatory diagram of the hybrid circuit viewed from the side in the length direction.

第1図においてG1からG6まではTTL素子、
1は入力端子、2から6までは出力端子、Vcは
電源端子、Eはアース端子である。点線で囲まれ
た部分が遅延線を構成しており、素子G1から素
子G6までは集積回路内に構成される。
In Figure 1, G1 to G6 are TTL elements,
1 is an input terminal, 2 to 6 are output terminals, Vc is a power supply terminal, and E is an earth terminal. A portion surrounded by a dotted line constitutes a delay line, and elements G1 to G6 are configured within an integrated circuit.

第2図にはコイルとコンデンサを公知の方法に
より配置して導体パターン等で接続することによ
り遅延線を構成してある基板10と集積回路のフ
ラツトパツケージ11が夫々平面的に示してあ
る。白丸は外部端子の存在し得る平面のピツチ位
置を表しており、リードフレームの規格により定
まつている。VcA、NA、EA、1Aから6Aま
では夫々外部端子であり客先の仕様又は設計時の
規格により位置が定まつている。後にくわしく説
明するように基板10が平行移動した状態で第3
図のようにフラツトパツケージ11上に載置され
る。
FIG. 2 shows a substrate 10 and an integrated circuit flat package 11, each of which constitutes a delay line by arranging coils and capacitors using a known method and connecting them with conductor patterns. The white circles represent pitch positions on a plane where external terminals can exist, and are determined by the lead frame standard. VcA, NA, EA, and 1A to 6A are external terminals, and their positions are determined by the customer's specifications or standards at the time of design. As will be explained in detail later, the third
It is placed on a flat package 11 as shown in the figure.

なお最も近接する外部端子の間隔L1はフラツ
トパツケージ11の端子の間隔L2の2倍であ
る。
Note that the distance L1 between the closest external terminals is twice the distance L2 between the terminals of the flat package 11.

基板10の表面の遅延線を構成するコイルやコ
ンデンサは図示を省略してあり、導体パターンも
側辺の溝と主要な溝の周りのものだけを表してあ
る。溝70には電源端子Vcの役割をする外部端
子VcA、溝77には入力端子1の役割をする外
部端子1A、溝78にはアース端子Eの役割をす
る外部端子EAが夫々固着されて図示されていな
い導体パターンにより遅延線の回路に接続する。
溝76には出力端子2の役割をする外部端子2A
が固着され、導体パターン12により外部端子2
Aは溝73に電気的に接続する。溝75には出力
端子4の役割をする外部端子4Aが固着され、導
体パターン13により溝74に接続する。溝79
に固着される外部端子NAは空端子である。
Coils and capacitors constituting the delay line on the surface of the substrate 10 are not shown, and only the conductor patterns around the side grooves and the main grooves are shown. An external terminal VcA serving as a power supply terminal Vc is fixed to the groove 70, an external terminal 1A serving as the input terminal 1 to the groove 77, and an external terminal EA serving as the earth terminal E to the groove 78, as shown in the figure. Connect to the delay line circuit through a conductor pattern that is not connected to the delay line.
The groove 76 has an external terminal 2A serving as the output terminal 2.
is fixed, and the external terminal 2 is fixed by the conductor pattern 12.
A is electrically connected to the groove 73. An external terminal 4A serving as an output terminal 4 is fixed to the groove 75 and connected to the groove 74 through the conductor pattern 13. Groove 79
The external terminal NA fixed to is an empty terminal.

フラツトパツケージ11には6個のTTL素子
を構成してあるが、夫々の素子に第1図と同じ符
号を示して第2図のように対応させることにより
外部端子の仕様を満たすようにしてある。81か
ら87はフラツトパツケージ11の外側に水平に
露呈している主要な端子であり、黒丸のある端子
は符号の付していない端子も含めて垂直に上側に
折り曲げられて基板10の下側からその対応する
溝に嵌め込まれる。素子G3、素子G5、素子G
6の出力側の端子85、端子86、端子87はフ
ラツトパツケージ11の側辺で下側に折り曲げら
れて夫々外部端子3A、外部端子5A、外部端子
6Aに接続される。
The flat package 11 is composed of six TTL elements, and each element is given the same reference numeral as in Fig. 1 and corresponds to the one shown in Fig. 2 in order to meet the specifications of the external terminals. be. 81 to 87 are the main terminals that are exposed horizontally on the outside of the flat package 11, and the terminals with black circles, including those without numbers, are bent vertically upward and placed on the bottom side of the board 10. into its corresponding groove. Element G3, element G5, element G
The output side terminals 85, 86, and 87 of the flat package 11 are bent downward at the sides of the flat package 11 and connected to the external terminals 3A, 5A, and 6A, respectively.

そして素子G2の出力側の端子83は溝73に
嵌め込まれ、導体パターン12を経て外部端子2
Aに接続される。素子G2の入力側の端子81と
溝71の間はリードフレームを用いて平たい金属
片により形成されたジヤンパーリードJ1により
接続される。溝71には図示されていない導体パ
ターンによつて遅延線の回路が接続する。又素子
G4の出力側の端子84は溝74に嵌め込まれ、
導体パターン13を経て外部端子4Aに接続され
る。入力側の端子82と溝72の間はジヤンパー
リードJ1と同じように形成されているジヤンパ
ーリードJ2により接続され、端子82が遅延線
の回路に接続する。
The output side terminal 83 of the element G2 is fitted into the groove 73 and passes through the conductor pattern 12 to the external terminal 2.
Connected to A. The terminal 81 on the input side of the element G2 and the groove 71 are connected by a jumper lead J1 formed of a flat metal piece using a lead frame. A delay line circuit is connected to the groove 71 by a conductor pattern (not shown). Further, the output side terminal 84 of the element G4 is fitted into the groove 74,
It is connected to the external terminal 4A via the conductor pattern 13. The terminal 82 on the input side and the groove 72 are connected by a jumper lead J2 formed in the same manner as the jumper lead J1, and the terminal 82 is connected to a delay line circuit.

本考案の混成回路は実施例のように外部端子の
配置の都合によりフラツトパツケージ11の端子
を上側に折り曲げて所望する遅延線の回路部分に
接続できない場合にはその端子に接続すべき遅延
線の回路部分を基板10の側辺の所望の位置に引
き出した後改めてジヤンパーリードを経て接続す
る。端子81、端子82への接続方法がこの場合
に相当する。
In the hybrid circuit of the present invention, if the terminals of the flat package 11 cannot be bent upward and connected to the circuit portion of the desired delay line due to the arrangement of the external terminals, as in the embodiment, the delay line to be connected to the desired delay line circuit section is used. After the circuit portion is pulled out to a desired position on the side of the board 10, it is connected again via jumper leads. The method of connecting to the terminals 81 and 82 corresponds to this case.

第3図は基板10をフラツトパツケージ11上
に載置した状態を平面的に表している。又一点鎖
線でフラツトパツケージ11の位置、点線でジヤ
ンパーリードJ1とジヤンパーリードJ2を夫々
表してある。
FIG. 3 shows a plan view of the substrate 10 placed on the flat package 11. Further, the position of the flat package 11 is indicated by a dashed line, and the jumper leads J1 and J2 are indicated by dotted lines.

第4図は第3図の外部端子VcAから外部端子
2Aまでの近傍の混成回路を具体的に表した部分
斜視図である。基板10は第2図、第3図と同じ
部分を図示してある。第5図は第3図の外部端子
EAから外部端子6Aまでの近傍の混成回路の部
分斜視図である。
FIG. 4 is a partial perspective view specifically showing the hybrid circuit in the vicinity from the external terminal VcA to the external terminal 2A in FIG. The same parts of the substrate 10 as in FIGS. 2 and 3 are shown. Figure 5 shows the external terminals shown in Figure 3.
FIG. 3 is a partial perspective view of a nearby hybrid circuit from EA to external terminal 6A.

第4図、第5図において第2図、第3図と同一
部分は同じ符号を付してあり、基板10とフラツ
トパツケージ11間の接続はすでに第2図、第3
図において述べたので新たな説明を要しないであ
ろう。外部端子VcA、外部端子2A、外部端子
EAは上側の細くなつた部分が基板10の溝に嵌
め込まれて半田付けされており、中間でほぼ水平
になりさらに下側に延在する。ジヤンパーリード
J1、ジヤンパーリードJ2は一端の細くなつた
部分が基板10の溝に半田付けされている。ジヤ
ンパーリードJ1は基板10に半田付けされてい
る部分から垂直にフラツトパツケージ11の下ま
で引き出され、内側に水平に曲げられた後さらに
フラツトパツケージ11の長さ方向に曲げられて
延在する。そして端子81の位置で垂直に引き出
されて半田付けされる。ジヤンパーリードJ1の
端子81に接続する側の端はU字形に形成されて
おり、先端が下側に折り曲げられている端子81
の水平な部分を下から挾み込んだ状態で接続す
る。要するにジヤンパーリードJ1は接続する位
置で垂直に上側に引き出されており、フラツトパ
ツケージ11の底面14に沿つてU字形の状態で
水平に延在している。ジヤンパーリードJ2につ
いても同様である。このようなジヤンパーリード
J1,ジヤンパーリードJ2はリードフレームを
用いて平たい金属片により形成されている。従つ
て製造時には外部端子用とジヤンパーリード用の
2種類のリードフレームを用いるとよい。外部端
子2AはジヤンパーリードJ1の接続する端子8
1の上側の基板10の溝76に半田付けされてい
る。無論端子81と外部端子2Aは接触しておら
ず、この部分ではいわば2階建ての端子構造が形
成されている。フラツトパツケージ11の端子に
接続する外部端子、例えば端子87に接続する外
部端子6Aは先端をU字形に形成してあり、端子
87の水平な部分を上から挾み込んだ状態で接続
している。先端からフラツトパツケージ11の側
面に沿つて上側に延びほぼ水平に曲つてその後下
側に延びる。水平部分15の高さは基板10に接
続する外部端子、例えば外部端子EAの水平部分
16と同じである。第6図は基板10、フラツト
パツケージ11の他にフラツトパツケージ11の
端子87に接続する外部端子6A、基板10に接
続する外部端子4Aと外部端子EAを外部端子を
代表させて図示してあるが、点線のように混成回
路をDIPにより樹脂封止した場合にフラツトパツ
ケージ11の端子に接続する外部端子と基板10
に接続する外部端子をいずれも樹脂の厚みが厚く
なつているパツケージのほぼ中央の同じ高さから
引き出すことができる。このことは外部端子の強
度を向上させると共に外観的にも商品価値を向上
させる。
In FIGS. 4 and 5, the same parts as in FIGS. 2 and 3 are given the same reference numerals, and the connection between the board 10 and the flat package 11 has already been made as shown in FIGS. 2 and 3.
Since it has been described in the figure, no new explanation is necessary. External terminal VcA, external terminal 2A, external terminal
The tapered upper part of the EA is fitted into a groove in the board 10 and soldered to it, becomes almost horizontal in the middle, and extends further downward. The narrowed portions of the jumper leads J1 and J2 at one end are soldered to the grooves of the substrate 10. The jumper lead J1 is pulled out vertically from the part soldered to the board 10 to below the flat package 11, bent horizontally inward, and then further bent and extended in the length direction of the flat package 11. do. Then, it is pulled out vertically at the position of the terminal 81 and soldered. The end of the jumper lead J1 connected to the terminal 81 is formed in a U shape, and the terminal 81 has a tip bent downward.
Connect by inserting the horizontal part from below. In short, the jumper lead J1 is pulled out vertically upward at the connection position, and extends horizontally along the bottom surface 14 of the flat package 11 in a U-shape. The same applies to jumper lead J2. The jumper leads J1 and J2 are formed of flat metal pieces using a lead frame. Therefore, it is advisable to use two types of lead frames, one for external terminals and one for jumper leads, during manufacturing. External terminal 2A is terminal 8 to which jumper lead J1 is connected.
1 is soldered to the groove 76 of the upper substrate 10. Of course, the terminal 81 and the external terminal 2A are not in contact with each other, and a so-called two-story terminal structure is formed in this part. The external terminal 6A connected to the terminal of the flat package 11, for example, the external terminal 6A connected to the terminal 87, has a U-shaped tip, and is connected by inserting the horizontal part of the terminal 87 from above. There is. It extends upward from the tip along the side surface of the flat package 11, curves approximately horizontally, and then extends downward. The height of the horizontal portion 15 is the same as that of the horizontal portion 16 of an external terminal connected to the substrate 10, for example, the external terminal EA. In addition to the board 10 and the flat package 11, FIG. 6 shows an external terminal 6A connected to the terminal 87 of the flat package 11, an external terminal 4A connected to the board 10, and an external terminal EA as representative external terminals. However, as shown by the dotted line, when the hybrid circuit is sealed with resin by DIP, the external terminals and the board 10 that are connected to the terminals of the flat package 11 are connected to the terminals of the flat package 11.
Both external terminals connected to the package can be pulled out from the same height approximately in the center of the package where the resin is thick. This improves the strength of the external terminal and also improves the commercial value in terms of appearance.

第7図と第8図は本考案の混成回路の他の実施
例を示す説明図である。混成回路は第1図のバツ
フアードデイレーラインを例にとり説明する。第
7図には遅延線を構成してある基板17、集積回
路のフラツトパツケージ11が夫々平面的に示し
てある。白丸は外部端子の存在し得る平面の位置
を表しており、リードフレームの規格により定ま
つている。最初の実施例と同じ符号の外部端子の
位置は客先の仕様又は設計時の規格によつて定ま
つている。
7 and 8 are explanatory diagrams showing other embodiments of the hybrid circuit of the present invention. The hybrid circuit will be explained using the buffered delay line shown in FIG. 1 as an example. In FIG. 7, a substrate 17 constituting a delay line and a flat package 11 of an integrated circuit are shown in plan view. The white circles represent the plane positions where external terminals can exist, and are determined by the lead frame standard. The positions of the external terminals having the same symbols as in the first embodiment are determined by the customer's specifications or standards at the time of design.

基板17は基板10と同じように側辺の溝と主
要な溝の周りの導体パターンだけを表してある。
溝101には外部端子VcA、溝97には外部端
子1A、溝95には外部端子EAが夫々固着され
て図示されていない導体パターンにより遅延線の
回路に接続する。溝90、溝100、溝99には
夫々外部端子2A、外部端子4A、外部端子6A
が固着される。外部端子2A、外部端子4A、外
部端子6Aは導体パターン18、導体パターン1
9、導体パターン20により夫々溝93、溝9
4、溝98に電気的に接続する。フラツトパツケ
ージ11は最初の実施例に用いたものと全く同じ
構成であるが、6個のTTL素子の符号の付け方
を変えて外部端子の仕様を満たすようにしてあ
る。81から88はフラツトパツケージ11の端
子であり、黒丸のある端子は符号を付けていない
端子も含めて上側に折り曲げられて基板17の下
側からその対応する溝に嵌め込まれる。素子G
3、素子G5の出力側の端子85、端子87はフ
ラツトパツケージ11の側辺で夫々外部端子3
A、外部端子5Aに接続される。そして素子G2
の出力側の端子83は溝93に嵌め込まれ、導体
パターン18を経て外部端子2Aに接続される。
素子G2の入力側の端子81と溝91の間はリー
ドフレームを用いて平たい金属片により形成され
たジヤンパーリードJ3により接続されており、
図示されていない導体パターンによつて遅延線の
回路に接続される。素子G4の入力側の端子82
と溝92間も同じようにしてジヤンパーリードJ
4により接続されている。又素子G1の出力側の
端子86は溝96にジヤンパーリードJ5により
接続される。
The substrate 17, like the substrate 10, shows only the side grooves and the conductor pattern around the main grooves.
An external terminal VcA is fixed to the groove 101, an external terminal 1A is fixed to the groove 97, and an external terminal EA is fixed to the groove 95, respectively, and is connected to the delay line circuit by a conductor pattern (not shown). The grooves 90, 100, and 99 have external terminals 2A, 4A, and 6A, respectively.
is fixed. External terminal 2A, external terminal 4A, external terminal 6A are conductor pattern 18, conductor pattern 1
9. Groove 93 and groove 9 are formed by the conductor pattern 20, respectively.
4. Electrically connect to groove 98. The flat package 11 has exactly the same structure as that used in the first embodiment, but the numbering of the six TTL elements is changed to meet the specifications of the external terminals. 81 to 88 are terminals of the flat package 11, and the terminals with black circles, including those without numbers, are bent upward and fitted into the corresponding grooves from the bottom of the board 17. Motoko G
3. The terminals 85 and 87 on the output side of the element G5 are connected to the external terminals 3 on the sides of the flat package 11, respectively.
A, connected to external terminal 5A. and element G2
The output side terminal 83 is fitted into the groove 93 and connected to the external terminal 2A via the conductive pattern 18.
The terminal 81 on the input side of the element G2 and the groove 91 are connected by a jumper lead J3 formed of a flat metal piece using a lead frame.
It is connected to the delay line circuit by a conductor pattern not shown. Terminal 82 on the input side of element G4
Do the same thing between the groove 92 and the jumper lead J.
Connected by 4. Further, the output side terminal 86 of the element G1 is connected to the groove 96 by a jumper lead J5.

第8図は基板17をフラツトパツケージ11上
に載置した状態を平面的に表している。一点鎖線
でフラツトパツケージ11の位置、点線でジヤン
パーリードJ3、ジヤンパーリードJ4、ジヤン
パーリードJ5を夫々表してある。外部端子、ジ
ヤンパーリード、フラツトパツケージ11の端子
の夫々の形状は第4図、第5図と同じである。
FIG. 8 shows a state in which the substrate 17 is placed on the flat package 11 in a plan view. The dotted line represents the position of the flat package 11, and the dotted lines represent the jumper lead J3, jumper lead J4, and jumper lead J5, respectively. The shapes of the external terminals, jumper leads, and terminals of the flat package 11 are the same as in FIGS. 4 and 5.

以上述べたように本考案の混成回路は集積回路
と遅延線の構成されている基板の接続位置を基板
の側辺でジヤンパーリードを用いて自在に変え得
る。従つてフラツトパツケージの端子の間隔と外
部端子の間隔が夫々規格により異つた値に定まつ
ていたり、フラツトパツケージの端子の役割を変
更することのできにくい不便さが集積回路に在存
してもその接続位置を変えて比較的自由に外部端
子の位置を設定することができる。実施例におい
ても共通のフラツトパツケージを用いて、変更の
容易な基板の側辺の導体パターンをわずかに変え
るだけで2種類の外部端子の導出方法が可能であ
ることを説明した。無論基板の変更も従来に比較
して少くなる。ジヤンパーリードはリードフレー
ムを用いて形成すれば、製造時の生産性が高くか
つ接続の信頼性を外部端子と同じように向上させ
ることができる。
As described above, in the hybrid circuit of the present invention, the connection position between the integrated circuit and the substrate on which the delay line is formed can be freely changed using jumper leads on the sides of the substrate. Therefore, integrated circuits have the inconvenience that the spacing between the terminals of the flat package and the spacing between the external terminals are set to different values depending on the standards, and that it is difficult to change the role of the terminals of the flat package. However, it is possible to set the position of the external terminal relatively freely by changing the connection position. In the embodiment as well, it has been explained that two types of methods for leading out external terminals are possible by using a common flat package and only slightly changing the conductor pattern on the side of the board, which is easy to change. Of course, the number of changes to the board will also be reduced compared to the past. If jumper leads are formed using a lead frame, productivity during manufacturing is high and connection reliability can be improved in the same way as external terminals.

なお、集積回路と基板の回路の接続は実施例の
ように基板の側辺の溝にフラツトパツケージの端
子やジヤンパーリードを嵌め込んで固着すると作
業性が良いが、基板の側辺に孔を設けて端子やジ
ヤンパーリードの先端を挿入して接続したり、さ
らに外部端子をその孔に挿入して固着することも
できる。
Note that it is easier to connect the integrated circuit to the circuit on the board by fitting the flat package terminals or jumper leads into the grooves on the sides of the board and fixing them, as shown in the example, but it is easier to connect the integrated circuits to the circuits on the board. It is also possible to provide a hole and insert the tip of a terminal or jumper lead for connection, or to further insert an external terminal into the hole and fix it.

かくして本考案の混成回路は基板とフラツトパ
ツケージに夫々広い汎用性を持たせることができ
るし、相互の接続も簡単であるから小型で安価に
なり、実用性が高い。
Thus, the hybrid circuit of the present invention can have wide versatility in both the substrate and the flat package, and can be easily connected to each other, making it compact, inexpensive, and highly practical.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の混成回路に用いられるバツフ
アードデイレーラインの回路図、第2図、第3
図、第6図は本考案の混成回路の実施例を示す説
明図、第4図と第5図は本考案の混成回路の部分
斜視図、第7図、第8図は本考案の混成回路の他
の実施例を示す説明図である。 1:入力端子、2,3,4,5,6:出力端
子、10,17:基板、11:フラツトパツケー
ジ、12,13,18,19,20:導体パター
ン、14:底面、15,16:水平部分、1A〜
6A:外部端子、G1〜G6:TTL素子、J1
〜J5:ジヤンパーリード。
Figure 1 is a circuit diagram of a buffered delay line used in the hybrid circuit of the present invention, Figures 2 and 3.
Figure 6 is an explanatory diagram showing an embodiment of the hybrid circuit of the present invention, Figures 4 and 5 are partial perspective views of the hybrid circuit of the present invention, and Figures 7 and 8 are hybrid circuits of the present invention. It is an explanatory view showing other examples of. 1: Input terminal, 2, 3, 4, 5, 6: Output terminal, 10, 17: Board, 11: Flat package, 12, 13, 18, 19, 20: Conductor pattern, 14: Bottom surface, 15, 16 :Horizontal part, 1A~
6A: External terminal, G1 to G6: TTL element, J1
~J5: Jumper lead.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] コイルとコンデンサを配置して構成された遅延
線の基板が集積回路のフラツトパツケージ上に載
置してあり、集積回路と基板の回路の接続が該基
板の側辺でフラツトパツケージの端子を介して行
われており、該基板と該フラツトパツケージを挟
んで2列に外部端子を露呈させた状態で全体を樹
脂封止してある混成回路において、フラツトパツ
ケージの少くとも1つの端子は該フラツトパツケ
ージの底面に沿つて延在し、垂直に引き出される
平たい金属片からなるジヤンパーリードを経て基
板の側辺に接続されていることを特徴とする混成
回路。
A delay line board consisting of a coil and a capacitor is placed on a flat package of an integrated circuit, and the connection between the integrated circuit and the circuit of the board is made by connecting the terminals of the flat package on the side of the board. In a hybrid circuit in which the entire circuit is sealed with resin with external terminals exposed in two rows sandwiching the substrate and the flat package, at least one terminal of the flat package is A hybrid circuit, characterized in that the hybrid circuit is connected to the side of the substrate via a jumper lead made of a flat metal piece that extends along the bottom surface of the flat package and is pulled out vertically.
JP1984027081U 1984-02-27 1984-02-27 hybrid circuit Granted JPS60141153U (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1984027081U JPS60141153U (en) 1984-02-27 1984-02-27 hybrid circuit
US06/701,211 US4656442A (en) 1984-02-27 1985-02-13 Hybrid circuit device
IT8547722A IT1180736B (en) 1984-02-27 1985-02-25 HYBRID CIRCUIT DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984027081U JPS60141153U (en) 1984-02-27 1984-02-27 hybrid circuit

Publications (2)

Publication Number Publication Date
JPS60141153U JPS60141153U (en) 1985-09-18
JPH025491Y2 true JPH025491Y2 (en) 1990-02-09

Family

ID=30523695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984027081U Granted JPS60141153U (en) 1984-02-27 1984-02-27 hybrid circuit

Country Status (1)

Country Link
JP (1) JPS60141153U (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58369U (en) * 1981-06-26 1983-01-05 株式会社日立製作所 Wiring connection fittings
JPS5889953U (en) * 1981-12-14 1983-06-17 東光株式会社 hybrid circuit

Also Published As

Publication number Publication date
JPS60141153U (en) 1985-09-18

Similar Documents

Publication Publication Date Title
US4506238A (en) Hybrid circuit device
JPH09260180A (en) Low inductance capacitor
JPH025491Y2 (en)
JPH0130786Y2 (en)
JPH0129979Y2 (en)
JPS6233345Y2 (en)
JP4135256B2 (en) Printed wiring board having marked component mounting lands
JPS6242539Y2 (en)
JPH0447967Y2 (en)
JPH0229733Y2 (en)
JPS638111Y2 (en)
JPH0410618Y2 (en)
JPH0510413Y2 (en)
JPH0452984Y2 (en)
JPH0331023Y2 (en)
JPH0310659Y2 (en)
JPH0447968Y2 (en)
JPH0447970Y2 (en)
JPH0134433Y2 (en)
JPS6240459Y2 (en)
KR900008256Y1 (en) Multi connecting inductor
JPH0535582Y2 (en)
JPS609260U (en) Printed board connection structure
JPS58298Y2 (en) semiconductor equipment
JPH0174180U (en)