JPH025529A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH025529A
JPH025529A JP15717388A JP15717388A JPH025529A JP H025529 A JPH025529 A JP H025529A JP 15717388 A JP15717388 A JP 15717388A JP 15717388 A JP15717388 A JP 15717388A JP H025529 A JPH025529 A JP H025529A
Authority
JP
Japan
Prior art keywords
thin film
film
polycrystalline silicon
silicon thin
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15717388A
Other languages
English (en)
Inventor
Yuuji Soshiro
勇治 十代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15717388A priority Critical patent/JPH025529A/ja
Publication of JPH025529A publication Critical patent/JPH025529A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野          薄氷発明は多結
晶シリコン薄膜と高融点金イ膜との2層膜を有する半導
体装置の製造方法に関する。
従来の技術 半導体集積回路素子の微細化、高密度化に伴ない配線材
料として高融点金属が注目されている。
高融点金属は従来のAI配線と異なり9001E程度で
の熱処理が可能な為、配線上の絶縁膜を熱処理j7て平
坦化できる等の利点をもち、素子の微細化に有利である
第2図に従来の技術による高融点金属配線形成の工程順
断面図を示す。
第2図(、)に示す様にシリコン基板1上に層間絶縁膜
2を形成しコンタクトホール等を形成後、多結晶シリコ
ン薄膜3をLPGVD(減圧化学気相成長)法により形
成する。この多結晶シリコン薄膜3を低抵抗化する為、
気相拡散法によりPH3ガスおよび02ガス中で900
℃稈度で熱処理し、リンを添加する。この際同図(1)
)に示す様に多結晶シリコン薄膜3上にはリンを含んだ
酸化膜であるリンガラス4が形成される。このリンガラ
ス4を希フッ酸によるウェットエツチングで除去し、水
洗後スピンドライにより乾燥する4、ここで多結晶シリ
コン薄膜3は撥水性である為リンガラス4除去後の表面
は撥水性表面となる。スピンドライによる乾燥の際に撥
水性表面では特定のパターン上にシミ状の異物8が形成
される。次に多結晶シリコン薄膜3上にスパッタ法ある
いはCVD法により高融点金属薄膜6を形成しく同図(
d))、同図(e)。
(f)に示す様にホトリソグラフィー法およびドライエ
ツチング法により多結晶シリコン薄膜3と高融点金属薄
膜6の2層膜をパターニングし配線形成を行なう。
発明が解決しようとする課題 この方法による2層配線膜の形成方法では前記の様に多
結晶シリコン薄膜3上にシミ状の異物8が形成され後工
程のパターニングの際、このシミ状異物8が対ドライエ
ツチングのマスクとなり高融点金属薄膜6がエツチング
されても異物下の多結晶シリコン薄膜3はエツチングさ
れず残存する。
この為、配線間の短絡が生じ半導体装置の不良原因とな
る。
課題を解決するだめの手段 前記課題を解決する為に本発明による半導体装置の製造
方法は次のような手段をとる。
まず希フッ酸によシリンガラスを除去した後、スピン乾
燥前の最終洗浄で多結晶シリコン薄膜上に自然酸化膜を
形成し、表面親水性となる処理を行なう。
次に高融点金属薄膜形成前にアルゴンガスなどの不活性
ガスイオンによるヌパッタエッチングにより前記多結晶
シリコン薄膜上の自然酸化膜を除去し、連続して同一試
料室内にて高融点金属薄膜を形成するものである。
作   用 この方法による多結晶シリコン薄膜と高融点金属薄膜の
2層膜形成方法によれば次のような牛用がある。
まず希フッ酸によるリンガラス除去後の最終洗浄で表面
親水性となっている為、スピン乾燥によるシミ状の異物
の発生が全く生じない。
また多結晶シリコン薄膜上の自然酸化膜を高融点金属薄
膜形成前のスパッタエッチによシ除去する事で多結晶シ
リコン薄膜と高融点金属薄膜との密着性も良く、膜はが
れ等の問題もない。
すなわち良好な多結晶シリコン薄膜と高融点金属薄膜の
2層膜形成が可能で、高歩留りで信頼性の高い半導体装
置の製造が可能となる。
実施例 以下、本発明による半導体装置の製造方法を第1図に示
す工程順断面図により詳述する。
まず第1図(a)に示す様にシリコン基板1上に層間絶
縁膜2を形成し、コンタクトホール等を形成した後、L
PCVD(減圧化学気相成長)法により多結晶シリコン
薄膜3を150nm形成する。
次に気相拡散法によりPHガスおよびo2ガス雰囲気で
900 ℃、30分の熱処理を行ない、多結晶シリコン
薄膜3にリンを添加し低抵抗化する。
この処理の後、同図(b)に示す様に多結晶シリコン薄
膜3上には約25 nmのリンを含んだ酸化膜(リンガ
ラス)が形成されている。
次にこのリンガラスをフッ酸と水の混合液によシ完全除
去し30分の水洗後、連続して過酸化水素とアンモニア
と水の混合液で7o℃、1s分間の処理を行なう。この
処理で多結晶シリコン薄膜3上には同図(C)に示すよ
うに約2nmの自然酸化膜6が形成される。
次に高融点金属スパッタ蒸着装置において、まずアルゴ
ンガスによるイオンビームスパッタエツチング法により
多結晶シリコン薄膜3上の自然酸化膜5を除去する。連
続して同図(e)に示す様にスパッタ蒸着法により高融
点金属薄膜6を形成し、2層膜を形成する。
続いて同図(f)、 (q)に示す様にホトリソグラフ
ィー法およびドライエツチング法により多結晶シリコン
薄膜3と高融点金属薄膜6の2層膜をパターニングし、
配線形成を行なう。
発明の効果 以上の様に本発明による半導体装置の製造方法によれば
、シミ状の異物の発生がなく配線間の短絡が生じる心配
はない。
すなわち良好な多結晶シリコン薄膜と高融点金属薄膜と
の2層膜形成が可能で、高歩留りで信頼性の高い半導体
装置の製造が可能である。
【図面の簡単な説明】
第1図は本発明による半導体装置の製造方法の工稈1噴
断面図、第2図は従来の技術による半導体装置の製造方
法の工程順断面図である。 1・・・・・・シリコン基板、2・・・・・・層間絶縁
膜、3・・・・・・多結晶シリコン、4・・・・・・リ
ンガラス、6・・・・・・自然酸化膜、6・・・・・・
高融点金属、T・・・・・・ホトレジスト、8・・・・
・・シミ伏冗物。 代1Jlj人の氏r  ’fill’l  中Its 
 Fffl、93 11カ1 n/−、、ソコン基六

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコン薄膜に熱拡散法でリンを添加して前記多
    結晶シリコン薄膜上にリンガラスを形成した後、前記リ
    ンガラスを希フッ酸により除去し、その後連続して過酸
    化水素、アンモニア、水の混合液で洗浄処理する工程と
    、不活性ガスイオンによるスパッタエッチング法を用い
    て洗浄処理により前記多結晶シリコン薄膜上に形成され
    た自然酸化膜を除去し、連続して同一試料室内にて前記
    多結晶シリコン薄膜上に高融点金属薄膜を形成する工程
    とを含むことを特徴とする半導体装置の製造方法。
JP15717388A 1988-06-24 1988-06-24 半導体装置の製造方法 Pending JPH025529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15717388A JPH025529A (ja) 1988-06-24 1988-06-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15717388A JPH025529A (ja) 1988-06-24 1988-06-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH025529A true JPH025529A (ja) 1990-01-10

Family

ID=15643786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15717388A Pending JPH025529A (ja) 1988-06-24 1988-06-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH025529A (ja)

Similar Documents

Publication Publication Date Title
JPS60138918A (ja) 半導体装置の製造方法
US5803980A (en) De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
JP2518391B2 (ja) 半導体装置の銅配線形成方法
JPH025529A (ja) 半導体装置の製造方法
US4980301A (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
JPH0210839A (ja) 半導体装置の製造方法
JPH1187290A (ja) 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
JPH036821A (ja) 半導体装置の製造方法
TW501225B (en) Element with at least two adjacent isolation-layers and its production method
EP0767487A1 (en) Improvements in or relating to semiconductor device fabrication
JPS58161345A (ja) 半導体装置の製造方法
EP0375255A2 (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
WO1999014801A1 (fr) Procede de lavage de substrat semi-conducteur et procede de production de dispositifs semi-conducteurs utilisant ledit procede de lavage
JP2678049B2 (ja) 半導体装置の洗浄方法
KR100563786B1 (ko) 반도체 소자의 컨택 형성방법
JPS5943549A (ja) アルミニウム配線層の形成方法
JP2743409B2 (ja) 多層配線形成法
JP3463644B2 (ja) ドライエッチング方法
JPH02284423A (ja) 半導体装置の製造方法
JPH03230532A (ja) 半導体装置の製造方法
JPH11274127A (ja) 半導体装置の製造方法
JPH02152258A (ja) Lsi用中間酸化膜の製造方法
JPH1126461A (ja) 半導体装置及びその製造方法
JPH11176807A (ja) 半導体装置の製造方法
JPH03242930A (ja) 半導体装置の製造方法