JPH02152258A - Lsi用中間酸化膜の製造方法 - Google Patents

Lsi用中間酸化膜の製造方法

Info

Publication number
JPH02152258A
JPH02152258A JP30722888A JP30722888A JPH02152258A JP H02152258 A JPH02152258 A JP H02152258A JP 30722888 A JP30722888 A JP 30722888A JP 30722888 A JP30722888 A JP 30722888A JP H02152258 A JPH02152258 A JP H02152258A
Authority
JP
Japan
Prior art keywords
film
layer
wiring
wiring part
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30722888A
Other languages
English (en)
Inventor
Osamu Haida
拝田 治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP30722888A priority Critical patent/JPH02152258A/ja
Publication of JPH02152258A publication Critical patent/JPH02152258A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSI用中間酸化膜の製造方法に係り、特に、
溶剤に溶かしたケイ素化合物を半導体基板に塗布してL
SIを製作する上で必要な中間酸化膜を製造方法する方
法に関する。
〔従来の技術] 従来の半導体装置、例えばバイポーラ集積回路。
MO3集積回路では、高集積化のため多層配線が施され
ている。このような半導体装置の製造の従来例において
は、半導体基板上に第1層のAI配線が形成され、この
配線層上に常圧CVD法により5iOz膜を形成し、更
にプラズマCVD法によりSiO□膜を形成し、次いで
ドライエツチングによりスルーホール開孔処理を行った
後第2層のAi配線を形成していた。
しかしながら、上記従来の製造方法では、第1層のAI
配線部は凸部となり段差が生ずるため、この凸部上に形
成されるSiO□膜も段差形状になる。従って、このS
in、膜上に形成された第2HのAI配線の厚みが段差
形状の凸部で薄くなり、その結果Al配線の断線が生ず
る虞が在った。
そこで、第2の従来例ではSOG法と呼ばれる手法を用
いてSiO□膜上の段差部を平坦にする段差緩和処理を
行うことにより、第2層のAI配線の断線の問題を解決
している。ここで云うところのSOG法とは次の通りで
ある。
SOG法とは、溶剤(アルコール系であることが多い)
に溶かしたケイ素化合物(主成分シラノール・S i 
(OH)4)をプラズマCVD法によるSin、膜上に
スピンコードし、窒素ガス雰囲気下でこのウェハを加熱
して、SiO□の膜(SOG膜)を形成させる方法であ
る。このSOG膜は第2層の配線下に形成されることに
より、上記CVD法により形成されたプラズマSin、
膜上の段差を緩和して第2層の配線を平坦にすることに
より、上記配線の断線の問題を解決しようとするもので
ある。
〔発明が解決しようとする課題〕
しかし上記第2の従来例では、中間酸化膜である5in
2膜にスルーホール開孔処理を行って第1層の配線と第
2層の配線とを接続する際しばしば第1層の配線と第2
層の配線との間で導通不良が発生すると云う課題が存在
していた。
そこで本発明は、このような従来からの課題を解決する
為に、LSIの導通不良を発生させることがない中間酸
化膜を形成可能な、LSI用中間酸化膜の製造方法を提
供することを目的とする。
〔課題を解決するための手段〕
本発明者らは、多層配線LSIの導通不良につて種々の
検討を行うため、加熱処理後のSOG膜についてオージ
ェ分析を行ったところ、第1層AI界面近くにSiが存
在すると云う新たな知見を得るに至った。この新たな知
見は次のように解釈される。
上記従来のSOG法では、ケイ素化合物溶液を塗布した
後加熱を行っているが、この際溶剤が蒸発し、そして溶
剤中に含まれる水分も蒸発する。
この水蒸気と配線金属であるAIとが反応して水素が発
生する。この水素が、ケイ素化合物を還元して導電性の
低いSiを発生させる。一方、中間酸化膜(SiO□)
のスルーホール開孔処理を行って第1HのAI配線と第
2層のAI配線とを接続する際、上記還元によって生じ
たSiが当該配線間に存在し、これが多層配線LSIの
導通不良の原因となっていると考え、これに対する対策
実験を行った結果、本発明を得るに至った。
本発明は、上記目的を達成する為に、溶剤に溶かしたケ
イ素化合物を半導体基板に塗布する工程と、次いで当該
半導体基板を加熱して5in2膜を形成する工程と、を
含んでなるLSI用中間酸化膜の製造方法において、前
記SiO□膜を形成する工程を酸化性ガス雰囲気で行う
ことを特徴とするものである。
〔作用〕
上記本発明によれば、溶剤に溶解したケイ素化合物を加
熱して中間酸化膜である5in2膜を形成する際、酸化
性ガス雰囲気としているため、溶剤から蒸発した水分が
AIによって還元されて生ずる水素は、当該酸化性ガス
によって酸化される。
したがって、上記ケイ素化合物が還元されることもない
ため、導電性が低い(高抵抗な)Siが第1.2層の配
線間に生ずることがなくなる。その結果、LSIの導通
不良を発生させることがない中間酸化膜を形成すること
が出来る。
[実施例〕 次に、本発明方法に係るLSI用中間酸化膜の製造方法
の実施例について説明する。
第1図は、この製造方法を用いたLSIの製造工程を示
す断面図である。
第1図の(3)及び(4)において、第1,2層の配線
間に設けられる中間酸化膜は、プラズマSiO□膜2.
SOG膜5、常圧Sin、膜6とから構成されている。
先ず、(1)の工程について説明すると半導体基板(方
位、 (100) 、 N形、p=1〜5Ω’cm、径
75〜100mmφ、厚さ450〜600μ)1の表面
に存在する第1層間絶縁膜5in2膜1゜には、所定パ
ターンの第1層AI配線3が形成されている。
そして、この第11itA1配線3上にプラズマCVD
法により、プラズマSin、膜2を形成する。
この時、第1層AI配線上には、凸部(段差部)4が存
在している。
この凸部上にAI配線を施すと、AI配線にもこの凸部
が転写されるためその部分でAI配線が薄くなり断線の
虞がある。そこで、次の工程(2)のようにこの凸部4
を平坦化するため、プラズマSiO2膜2上に前記SO
G膜5を形成する。
工程(2)において、SOGOsO4成は、次のように
して行われる。
主成分としてシラノール5i(OH)nを含有するアル
コール溶液(以下、SOGと云う)を、上記工程(1)
終了のウェハ表面へスピンコードする。
このスピンコードは、500rpmX8秒(この間に3
00滴下)土水半回転数×25秒で行った。
次いで、SOGが塗布されたウェハを加熱炉に移し、1
50℃×20分のプリベーク、そして400 ”CX 
30分のポストベークを行った。この加熱処理によりS
OGから水分を蒸発させプラズマ常圧SiO□膜2上に
SOGOsO4成する。このSOG膜により、上記凸部
は緩和されて表面が平坦化する。
このポストベークの際、加熱炉には、体積百分率で0.
1%の0□を含むN2ガスを10 1/minで導入し
て酸化性ガス雰囲気とする。上記加熱処理の際、蒸発し
た水分は、従来のように100%N2ガス雰囲気とする
と、AIと蒸発した水分とが反応してN2ガスが発生し
これがSOGのシラノールを還元する。このシラノール
の還元により、高抵抗のStが生ずる。これに対し、工
程(2)では酸化性ガス雰囲気で加熱処理を行っている
ため、水分とAIとが反応して生じたN2ガスが酸化さ
れる。従って、高抵抗のSiを生ずることなくSOGO
sO4成することができ丙。
次に、このSOGOsO4に常圧SiO□膜6を形成す
る。これが第1図における工程(3)である。
次いで、工程(4)に移行する。
工程(4)では、写真蝕刻法を使ってコンタクト領域内
の中間酸化膜2,5.6を除去して、2.0μm中のス
ルーホールを形成する。
次いで、真空中でアルミニウムをスパッタリング法によ
り、ウェハ表面全面にアルミニウム膜を被着させる。こ
のあと、フォトレジストによる写真蝕刻法を使って、第
2層のAI配線7のパターンを形成し、フォトレジスト
をマスクにして、不用部分をドライエツチングにより除
去する。次に、フォトレジストを除去した後、温度を約
400°Cにして、第1NのA1配線3と第2層のAI
配線7との電気的接続を良好にさせて、ウェハ製造のプ
ロセスを完了する。
この(4)の工程において、第2層のAI配線7の下に
形成されたSOGOsO4ぼ平坦であることから、その
上に形成される常圧SiO□膜6及びAI配線7も平坦
に形成される。従って、AI配線7の断線を防ぐことが
できる。
一方、AI配wA3,7の接続を行う際、前記工程(2
)で説明したように1.A I配線3.7の界面には導
電性の低いStが存在しない為、配線3.7間の導通不
良が生ずるのを防止することが出来る。
以上の工程(1)〜(4)を経たMO3集積回路を、1
000個製造した(実施例法)。一方、工程(2)で0
.1%のO7を含むN2ガスを導入する代わりに100
%Ntガスを導入して、MO3集積回路を、1000個
製造した(比較例法)。
このようにして製造されたMO3集積回路について導通
試験を行い、AI配線3,7間の抵抗が500Ω以上の
ものを接続不良と判定した。
この結果、実施例法では接続不良率が0.2%であるの
に対し、比較例法では1.2%であつた。
上記工程(2)において使用されるSOGのポストベー
ク雰囲気中の酸化性ガスの濃度は、以下に説明するよう
に、体積百分率で0.001〜1.0%であることが望
ましい。
酸化性ガス濃度が0.001%未満であると金属Si析
出防止の効果が十分でなく、また、酸化性ガス濃度が1
.0%を越λると、配線材料として使用されているA1
合金の表面酸化が生じて好ましくない。
上記実施例では、酸化性ガスとして酸素を使用している
が、これに限定されることなく他の酸化性ガス、例えば
二酸化酸素、二酸化窒素、空気などを使用することが可
能である。
また、配線材料として、AIを用いたがこれに限定され
ることなく他の配線材料を用いることも出来る。
さらに、前記SOG膜の形成材料としては、シラノール
に限定されることなく他のケイ素化合物を用いることも
可能である。
上記本発明方法は、MO3集積回路の他、バイイボーラ
集積回路等、種々のLSIに適用することが可能である
〔発明の効果〕
以上説明したように本発明に係るLSI用中間酸化膜の
製造方法によれば、SOG膜を形成する際に発生ずる水
素は、酸化性ガスによって酸化される。したがって、導
電性が低いStが第1.2層の配線間に生ずることがな
くなる結果、LSIの導通不良を発生することなく中間
酸化膜を形成することが出来ると云う効果を奏する。
【図面の簡単な説明】
第1図は、本発明法の一実施例を用いてLSIを製造す
ることを説明した工程図である。 図中、1はN形半導体基板、2はプラズマ5t02膜、
3は第1層AI配線、4は段差部、5はSOG膜、6は
常圧Sin、膜、7は第2JIA1配線である。 埋謬

Claims (1)

    【特許請求の範囲】
  1. (1)溶剤に溶かしたケイ素化合物を半導体基板に塗布
    する工程と、次いで当該半導体基板を加熱してSiO_
    2膜を形成する工程と、を含んでなるLSI用中間酸化
    膜の製造方法において、前記SiO_2膜を形成する工
    程を酸化性ガス下雰囲気で行うことを特徴とするLSI
    用中間酸化膜の製造方法。
JP30722888A 1988-12-05 1988-12-05 Lsi用中間酸化膜の製造方法 Pending JPH02152258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30722888A JPH02152258A (ja) 1988-12-05 1988-12-05 Lsi用中間酸化膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30722888A JPH02152258A (ja) 1988-12-05 1988-12-05 Lsi用中間酸化膜の製造方法

Publications (1)

Publication Number Publication Date
JPH02152258A true JPH02152258A (ja) 1990-06-12

Family

ID=17966587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30722888A Pending JPH02152258A (ja) 1988-12-05 1988-12-05 Lsi用中間酸化膜の製造方法

Country Status (1)

Country Link
JP (1) JPH02152258A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364818A (en) * 1990-05-29 1994-11-15 Mitel Corporation Sog with moisture resistant protective capping layer
US6689701B1 (en) 1996-12-28 2004-02-10 Hyundai Electronics Industries Co., Ltd. Method of forming a spin on glass film of a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364818A (en) * 1990-05-29 1994-11-15 Mitel Corporation Sog with moisture resistant protective capping layer
US6689701B1 (en) 1996-12-28 2004-02-10 Hyundai Electronics Industries Co., Ltd. Method of forming a spin on glass film of a semiconductor device

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
JPS601846A (ja) 多層配線構造の半導体装置とその製造方法
JPH0530050B2 (ja)
GB2337826A (en) Semiconductor patterning method
JPH02152258A (ja) Lsi用中間酸化膜の製造方法
JPS61214538A (ja) 配線構造体の製造方法
JPH04171744A (ja) 半導体装置の製造方法
JPS61176125A (ja) シリコン熱酸化膜の形成方法
JPH01100946A (ja) 半導体装置の製造方法
JP3565316B2 (ja) タングステンプラグの形成方法
JPH06132404A (ja) 半導体の多層配線方法
JPH0799178A (ja) 半導体装置の製造方法
JPH1092926A (ja) 半導体装置の製造方法
JPS63182839A (ja) 半導体装置
JPH06244187A (ja) 半導体装置の製造方法
JPH03185823A (ja) 半導体装置の製造方法
JPH04306830A (ja) 半導体装置の製造方法
JPH0133932B2 (ja)
JPH04132221A (ja) 半導体集積回路の製造方法
JPH03190234A (ja) 半導体装置の製造方法
JPH01300537A (ja) 半導体装置の製造方法
JPS61187232A (ja) 半導体装置の製造方法
JPH05251381A (ja) 半導体装置の製造方法
JPH06326101A (ja) 半導体素子の製造方法
JPH0574953A (ja) 半導体装置の製造方法