JPH0210839A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0210839A
JPH0210839A JP16175688A JP16175688A JPH0210839A JP H0210839 A JPH0210839 A JP H0210839A JP 16175688 A JP16175688 A JP 16175688A JP 16175688 A JP16175688 A JP 16175688A JP H0210839 A JPH0210839 A JP H0210839A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
melting point
point metal
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16175688A
Other languages
English (en)
Inventor
Yuuji Soshiro
勇治 十代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP16175688A priority Critical patent/JPH0210839A/ja
Publication of JPH0210839A publication Critical patent/JPH0210839A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は多結晶シリコン膜と高融点金属模との二層膜を
有する半導体装置の製造方法に関する。
従来の技術 半導体集積回路素子の微細化、高密度化に伴ない配線材
料として高融点金属が注目されている。
高融点金属は従来のムr配線と異なり900℃程度での
熱処理が可能な為、配線上の絶縁膜を熱処理して平坦化
できる等の利点があり素子の微細化に有利である。
第2図に従来の技術による高融点金属配線形成の工程順
断面図を示す。
第2図aに示す様にシリコン基板1上に層間絶縁膜2を
形成しコンタクトホール等を形成後、多結晶シリコン膜
3をLPCVD (減圧化学気相成長)法により形成す
る。この多結晶シリコン膜3を低抵抗化する為、気相拡
散法によりPHsガスおよび02ガス中で900’C程
度で熱処理し、リンを添加する。この際、同図すに示す
様に多結晶シリコン膜3上にはリンを含んだ酸化膜であ
るリンガラス4が形成される。このリンガラス4ヲ希7
ツ酸によるウェットエツチングで除去し水洗後、スピン
ドライにより乾燥する。ここで多結晶シリコン膜3は撥
水性である為リンガラス4除去後の表面は撥水性表面と
なる。スピンドライによる乾燥の際に撥水性表面では特
定のパターン上にシミ状の異物8が形成される。次に多
結晶シリコン膜3上にスパッタ法あるいはCVD法によ
り高融点金属膜6を形成しく同図d)、同図e、  r
に示す様にホトリソグラフィー法およびドライエツチン
グ法により多結晶シリコン膜3と高融点金属膜6の2層
膜をパターニングし配線形成を行なう。
発明が解決しようとする問題点 この方法による2層配線膜の形成方法では前記の様に多
結晶シリコン膜3上にシミ状の異物8が形成され、後工
程のパターニングの際、このシミ状異物8が対ドライエ
ツチングのマスクとなυ高融点金属膜6がエツチングさ
れても異物下の多結晶シリコン膜3はエツチングされず
残存する。
この為、配線間の短絡が生じ半導体装置の不良原因とな
る。
問題点を解決するための手段 前記問題点を解決するために本発明による半導体装置の
製造方法は次のような手段をとる。
まず希フッ酸によりリンガラスを除去した後。
スピン乾燥前の最終洗浄で多結晶シリコン膜上に自然酸
化膜を形成し、表面親水性となる処理を行なう。
次に高融点金属膜形成前に純水素または水素を含むガス
雰囲気中で熱処理し還元作用により多結晶シリコン膜上
の自然酸化膜を除去してから連続して高融点金属膜を形
成するものである。
作用 この方法による多結晶シリコン膜と高融点金属膜の2層
膜形成方法によれば次のような作用がある。
まず希7ノ酸によるリンガラス除去後の最終洗浄で表面
親水性となっている為、スピン乾燥によるシミ状の異物
の発生が全く生じない。
また多結晶シリコン膜上の自然酸化膜を水素の還元作用
により除去する事で多結晶シリコン膜と高融点金属膜と
の密着性も良く、膜はがれ等の問題もない。
すなわち良好な多結晶シリコン膜と高融点金属膜の2層
膜形成が可能で、高歩留りで信頼性の高い半導体装置の
製造が可能となる。
実施例 以下1本発明による半導体装置の製造方法を第1図に示
す工程順断面図により詳述する。
まず第1図aに示す様にシリコン基板1上に層間絶縁膜
2を形成し、コンタクトホール等を形成した後、LPG
VD (減圧化学気相成長)法により多結晶シリコン膜
3を150nm形成する。次に気相拡散法によりPH3
ガスおよび02ガス雰囲気で900℃30分の熱処理を
行ない、多結晶シリコン膜3にリンを添加し低抵抗化す
る。
この処理の後、同図すに示す様に多結晶シリコン膜3上
には約25nm程のリンを含んだ酸化膜(リンガラス)
が形成されている。
次にこのリンガラスをフッ酸と水の混合液により完全除
去し30分の水洗後、連続して過酸化水素とアンモニア
と水の混合液で70℃、16分間の処理を行なう。この
処理で多結晶シリコン膜3上には同図Cに示すように約
2nmの自然酸化膜6が形成される。
次に同試料を水素雰囲気中で400’020分間の熱処
理を行ない、水素の還元作用により自然酸化膜6を除去
する。
その後、同図θに示す様にCVD法により高融点金属膜
eを形成し、続いて同図r、  Hに示す様にホトリン
グラフイー法およびドライエツチング法により多結晶シ
リコン膜3と高融点金属膜6の2層膜をパターニングし
、配線形成を行なう。
発明の効果 以上の様に本発明による半導体装置の製造方法によれば
、シミ状の異物の発生がなく配線間の短絡が生じる心配
はない。
すなわち良好な多結晶シリコン膜と高融点金属膜との2
層膜形成が可能で、高歩留りで信頼性の高い半導体装置
の製造が可能である。
【図面の簡単な説明】
第1図は本発明による半導体装置の製造方法の工程順断
面図、第2図は従来の技術による半導体装置の製造方法
の工程順断面図である。 1・・・・・・シリコン基板、2・・・・・・層間絶縁
膜、3・・・・・・多結晶シリコン、4・・・・・・リ
ンガラス、5・・・・・・自熱酸化膜、 6・・・・・・高融点金属、 7・・・・・・ホトレジス ト、 8・・・・・・シミ状異物。

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコン薄膜に熱拡散法でリンを添加して前記多
    結晶シリコン薄膜上にリンガラスを形成した後、前記リ
    ンガラスを希フッ酸により除去しその後連続して過酸化
    水素、アンモニア、水の混合液で洗浄処理する工程と、
    水素を含む還元ガス雰囲気中で熱処理した後CVD(化
    学気相成長)法またはスパッタ法により前記多結晶シリ
    コン薄膜上に高融点金属薄膜を形成する工程とを含むこ
    とを特徴とする半導体装置の製造方法。
JP16175688A 1988-06-29 1988-06-29 半導体装置の製造方法 Pending JPH0210839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16175688A JPH0210839A (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16175688A JPH0210839A (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0210839A true JPH0210839A (ja) 1990-01-16

Family

ID=15741293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16175688A Pending JPH0210839A (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0210839A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102029726A (zh) * 2010-11-16 2011-04-27 上海秋林机械有限公司 压板于升降过程中的导向定位装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102029726A (zh) * 2010-11-16 2011-04-27 上海秋林机械有限公司 压板于升降过程中的导向定位装置

Similar Documents

Publication Publication Date Title
US4980301A (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
JPH0210839A (ja) 半導体装置の製造方法
JPS6119133A (ja) 半導体装置の製造方法
JPH036821A (ja) 半導体装置の製造方法
TW501225B (en) Element with at least two adjacent isolation-layers and its production method
JPH025529A (ja) 半導体装置の製造方法
JP2678049B2 (ja) 半導体装置の洗浄方法
JP2991176B2 (ja) 半導体装置の製造方法
JPH0799178A (ja) 半導体装置の製造方法
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JPS62245650A (ja) 多層配線構造体の製造法
JPS63182839A (ja) 半導体装置
JPH01239931A (ja) 炭素膜の形成された電子装置の作製方法
TW483063B (en) Formation method of rough surface
KR100252759B1 (ko) 반도체소자제조방법
JPH09270407A (ja) 半導体装置の製造方法
JPH04356944A (ja) 半導体装置およびその製造方法
JPH02152258A (ja) Lsi用中間酸化膜の製造方法
JPS59115542A (ja) 半導体装置の製造方法
JPH0290616A (ja) 層間絶縁膜スルーホール形成方法
JPH05152444A (ja) 半導体装置の製造方法
JPH11135624A (ja) 半導体装置の製造方法
KR950007066A (ko) 반도체 소자의 금속배선 형성방법
JPH0684905A (ja) 半導体集積回路装置の製造方法
JPS62147748A (ja) 半導体装置の製造方法