JPH0256987A - 混成集積回路の実装方法 - Google Patents
混成集積回路の実装方法Info
- Publication number
- JPH0256987A JPH0256987A JP63302848A JP30284888A JPH0256987A JP H0256987 A JPH0256987 A JP H0256987A JP 63302848 A JP63302848 A JP 63302848A JP 30284888 A JP30284888 A JP 30284888A JP H0256987 A JPH0256987 A JP H0256987A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- substrate
- hybrid integrated
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T225/00—Severing by tearing or breaking
- Y10T225/10—Methods
- Y10T225/12—With preliminary weakening
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/4979—Breaking through weakened portion
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路基板に部品を実装する方法に関
するものである。
するものである。
第３図は従来の基板分割方法に係わるウェハーブレーキ
ング装置（ヒユーグルエレクトロニクス社）の原理を示
す断面構成図である。図において（１０１）は試料をの
せるステージ、（１０２）は弾性を有する薄いシートで
この場合はゴム製のシート、（１０３）はシリコンウェ
ハの表面を保護するためのフィルタペーパ、（１０４）
は回路形成されたシリコンウェハ、（１０５）はシリコ
ンウェハ（１０４）に形成された分割用の溝でウェハの
厚み方向の中央付近まで形成されている（ハーフカット
と呼ぶ）。なお第４図はシリコンウェハ（１ｏ４）を示
す断面図で、（ａ）、（ｂ）はそれぞれシリコンウェハ
（１０４）の表面（回路形成されている面）、及び裏面
（回路形成されていない面）を示す。（１０６）はシリ
コンウェハ（１０４）の裏面にはられた粘着シートで、
プラスチック製の薄い膜に粘着剤が塗布されている。（
１０７）はアルミニウム箔で厚さ数十μｍ程度、（１０
８）は粘着シート（１０６） 、 アルミニウム箔（
１０７）を介してシリコンウェハ（１０４）に圧力ヲ加
えるためのステンレス製のローラを示している。
ング装置（ヒユーグルエレクトロニクス社）の原理を示
す断面構成図である。図において（１０１）は試料をの
せるステージ、（１０２）は弾性を有する薄いシートで
この場合はゴム製のシート、（１０３）はシリコンウェ
ハの表面を保護するためのフィルタペーパ、（１０４）
は回路形成されたシリコンウェハ、（１０５）はシリコ
ンウェハ（１０４）に形成された分割用の溝でウェハの
厚み方向の中央付近まで形成されている（ハーフカット
と呼ぶ）。なお第４図はシリコンウェハ（１ｏ４）を示
す断面図で、（ａ）、（ｂ）はそれぞれシリコンウェハ
（１０４）の表面（回路形成されている面）、及び裏面
（回路形成されていない面）を示す。（１０６）はシリ
コンウェハ（１０４）の裏面にはられた粘着シートで、
プラスチック製の薄い膜に粘着剤が塗布されている。（
１０７）はアルミニウム箔で厚さ数十μｍ程度、（１０
８）は粘着シート（１０６） 、 アルミニウム箔（
１０７）を介してシリコンウェハ（１０４）に圧力ヲ加
えるためのステンレス製のローラを示している。
まず、一連の半導体プロセス（パターン形成。
イオン注入、拡散テストなど）により回路形成されたシ
リコンウェハ（１０４）の裏面（ｂ）にプラスチック製
の粘着シート（１０６）をはり付ける。この粘着シート
（１０６）は張力を与えることで容易に変形し、分割後
のシリコンウェハ（１０４）の個々のＩＣの間隔を広げ
ることができる。また、粘着シート（１０６）の粘着剤
はブレーキングの工程中では十分な粘着力を示し、後の
ＩＣ実装工程においては容易に個々のＩＣを粘着シート
（１０６’）から取りはずせる特性を有する。シリコン
ウェハ（１０４）には複数のデバイス（以下ではＩＣと
呼ぶ）が形成されており、粘着シート（１０６）をはり
付けた後、シリコンウェハ（１０４）の表面からＩＣの
境界に分割用の溝（１０５）を形成する（タイシングツ
−を使用する）。この場合、第 図に示すように、分割
用の溝（１０５）はシリコンウェハ（ＩＯ２）の厚さ方
向の途中までとし、溝（１０５）の最深部からシリコン
ウェハ（１０４）の裏面（ｂ）までを後のプレキング工
程でシリコンウェハ（１０４）の結晶方向に応じた形態
にへき開させる。次にブレーキング工程を説明する。ウ
ェハブレーキング装置のステージ（１０１） （このス
テージはステンレスなどの金属からなり、容易に変形し
ない）のとに弾性を有すゴム製のシート（１０２）をお
き、さらにその上にシリコンウェハ（１０４）の表面（
ａ）を保護するためのフィルタペーパ（１０３）をおく
、このフィルタペーパ（１０３）の上に、１１用の溝（
１０５）の形成されたシリコンウェハ（１０４）を表面
（ａ）がフィルタペーパ（１０３）と面するようにお゛
き、次にアルミニウム箔（１０７）をのせこの上からス
テンレス製のローラ（１０Ｂ）を圧力を加えながら回転
移動させる。
リコンウェハ（１０４）の裏面（ｂ）にプラスチック製
の粘着シート（１０６）をはり付ける。この粘着シート
（１０６）は張力を与えることで容易に変形し、分割後
のシリコンウェハ（１０４）の個々のＩＣの間隔を広げ
ることができる。また、粘着シート（１０６）の粘着剤
はブレーキングの工程中では十分な粘着力を示し、後の
ＩＣ実装工程においては容易に個々のＩＣを粘着シート
（１０６’）から取りはずせる特性を有する。シリコン
ウェハ（１０４）には複数のデバイス（以下ではＩＣと
呼ぶ）が形成されており、粘着シート（１０６）をはり
付けた後、シリコンウェハ（１０４）の表面からＩＣの
境界に分割用の溝（１０５）を形成する（タイシングツ
−を使用する）。この場合、第 図に示すように、分割
用の溝（１０５）はシリコンウェハ（ＩＯ２）の厚さ方
向の途中までとし、溝（１０５）の最深部からシリコン
ウェハ（１０４）の裏面（ｂ）までを後のプレキング工
程でシリコンウェハ（１０４）の結晶方向に応じた形態
にへき開させる。次にブレーキング工程を説明する。ウ
ェハブレーキング装置のステージ（１０１） （このス
テージはステンレスなどの金属からなり、容易に変形し
ない）のとに弾性を有すゴム製のシート（１０２）をお
き、さらにその上にシリコンウェハ（１０４）の表面（
ａ）を保護するためのフィルタペーパ（１０３）をおく
、このフィルタペーパ（１０３）の上に、１１用の溝（
１０５）の形成されたシリコンウェハ（１０４）を表面
（ａ）がフィルタペーパ（１０３）と面するようにお゛
き、次にアルミニウム箔（１０７）をのせこの上からス
テンレス製のローラ（１０Ｂ）を圧力を加えながら回転
移動させる。
この様にすることにより、シリコンウェハ（１０４）に
圧力が加わり、その下に配置されたゴム製のシート（１
０：２）に変形を生じ、これに応じてシリコンウェハ（
１０４）も表面（ａ）が凸になるように変形する。この
変形は分割用のＷ！Ｉ（１０５）の最深部近傍に応力集
中を生じせしめ、シリコンウェハ（１０４）の結晶方向
に応じたへき開を起こすこととなり、順次ローラ（１０
８）が回転移動していくにつれて、シリコンウェハ（１
０４）の全面が溝（１０５）に応じて個々のＩＣ（図示
せず）に分割される。
圧力が加わり、その下に配置されたゴム製のシート（１
０：２）に変形を生じ、これに応じてシリコンウェハ（
１０４）も表面（ａ）が凸になるように変形する。この
変形は分割用のＷ！Ｉ（１０５）の最深部近傍に応力集
中を生じせしめ、シリコンウェハ（１０４）の結晶方向
に応じたへき開を起こすこととなり、順次ローラ（１０
８）が回転移動していくにつれて、シリコンウェハ（１
０４）の全面が溝（１０５）に応じて個々のＩＣ（図示
せず）に分割される。
次に、粘着シート（１０６）に張力を加えて引き伸ばし
、個々のＩＣの間隔を広げたのち、ＩＣを一個一個粘着
シート（１０６）から引きはがし、回路基板（図示せす
）、リードフレーム（図示せず）等への実装を行う。
、個々のＩＣの間隔を広げたのち、ＩＣを一個一個粘着
シート（１０６）から引きはがし、回路基板（図示せす
）、リードフレーム（図示せず）等への実装を行う。
以上の方法はシリコンウェハの分割方法について述べた
ものであるが、これをアルミナセラミック基板とに複数
個回路形成された混成集積回路基板の分割に応用する手
法が種々考案されている。
ものであるが、これをアルミナセラミック基板とに複数
個回路形成された混成集積回路基板の分割に応用する手
法が種々考案されている。
しかし、混成集積回路の場合、ＩＣの場合と異なり基板
上への部品実装を実施することが必要であ］）、シリコ
ンウェハの場合と同様に１個１個に分割してしまうと部
品実装の工程が極めて煩雑なものとなってしまう。即ち
後工程での部品実装工程の複雑化を招きコストアップ等
につながる。また、分割後の回路基板は寸法も小く、取
扱いが難しく自動化にも適さない。
上への部品実装を実施することが必要であ］）、シリコ
ンウェハの場合と同様に１個１個に分割してしまうと部
品実装の工程が極めて煩雑なものとなってしまう。即ち
後工程での部品実装工程の複雑化を招きコストアップ等
につながる。また、分割後の回路基板は寸法も小く、取
扱いが難しく自動化にも適さない。
これに対して、混成集積回路基板については、分割前に
部品実装を行い、その後に分割用の溝に沿・て個々に分
割する方式も行われるが、分割時の部品接続部及び部品
への応力などの影響があり適用範囲はかなり限定されて
しまうこと、また自動化も難しいなどの問題点を有して
いる。
部品実装を行い、その後に分割用の溝に沿・て個々に分
割する方式も行われるが、分割時の部品接続部及び部品
への応力などの影響があり適用範囲はかなり限定されて
しまうこと、また自動化も難しいなどの問題点を有して
いる。
従来の混成集積回路の実装方法では以上のように部品実
装前に基板を分割する場合、部品実装工程が煩雑Ｃζな
る等の問題点があり、また部品実装後に分割する場合、
分割時に部品及び接続部への応力による悪影響が避けら
れないという問題点があり、さらにともに自動化が困難
であ７た。
装前に基板を分割する場合、部品実装工程が煩雑Ｃζな
る等の問題点があり、また部品実装後に分割する場合、
分割時に部品及び接続部への応力による悪影響が避けら
れないという問題点があり、さらにともに自動化が困難
であ７た。
本発明は上記のような問題点を解消するためになされた
もので、複雑な混成集積回路パターンの形成された基板
を部品実装前に分割できるとともに、部品実装工程は分
割前の基板単位で取扱えるようにし、部品実装工程が簡
略化でき自動化にも適する混成集積回路基板の実装方法
を得ることを目的とする。
もので、複雑な混成集積回路パターンの形成された基板
を部品実装前に分割できるとともに、部品実装工程は分
割前の基板単位で取扱えるようにし、部品実装工程が簡
略化でき自動化にも適する混成集積回路基板の実装方法
を得ることを目的とする。
本発明の混成集積回路の実装方法は、基板の一面に複数
の混成集積回路パターンを形成する工程、上記基板の他
面に耐熱性フィルムを付着する工程、上記回路パターン
が形成され、上記フィルムが付着された基板を、上記フ
ィルムを切断することなく上記各回路パターン毎に分割
する工程、分割された上記回路パターンを有する基板に
それぞれ部品を実装する工程、及び上記フィルムを切断
し、上記部品を実装した回路パターンを有する基板をそ
れぞれ分離独立させる工程を施すものである。
の混成集積回路パターンを形成する工程、上記基板の他
面に耐熱性フィルムを付着する工程、上記回路パターン
が形成され、上記フィルムが付着された基板を、上記フ
ィルムを切断することなく上記各回路パターン毎に分割
する工程、分割された上記回路パターンを有する基板に
それぞれ部品を実装する工程、及び上記フィルムを切断
し、上記部品を実装した回路パターンを有する基板をそ
れぞれ分離独立させる工程を施すものである。
また、本発明の別の発明の混成集積回路の実装方法は、
複数の混成集積回路パターンを、上記回路パターンに用
いる耐熱性有機高分子絶縁膜が上記各回路パターンにま
たがるように、基板の一面に形成する工程、と配回路パ
ターンが形成された基板を上記絶縁膜を切断することな
く上記各回路パターン毎に分割する工程、分割された上
記回路パターンを有する基板にそれぞれ部品を実装する
工程、及び上記絶縁膜を切断し、上記部品を実装した回
路パターンを有する基板をそれぞれ分離独立させる工程
を施すものである。
複数の混成集積回路パターンを、上記回路パターンに用
いる耐熱性有機高分子絶縁膜が上記各回路パターンにま
たがるように、基板の一面に形成する工程、と配回路パ
ターンが形成された基板を上記絶縁膜を切断することな
く上記各回路パターン毎に分割する工程、分割された上
記回路パターンを有する基板にそれぞれ部品を実装する
工程、及び上記絶縁膜を切断し、上記部品を実装した回
路パターンを有する基板をそれぞれ分離独立させる工程
を施すものである。
本発明におけるフィルムは、分割された基板が分離独立
するのを防ぎ、部品実装工程において分割前の基板単位
で取り扱うことを可能にする効果を有する。
するのを防ぎ、部品実装工程において分割前の基板単位
で取り扱うことを可能にする効果を有する。
本発明の別の発明における絶縁膜は、混成集積回路基板
の導体パターン間の電気的絶縁を確保するとともに、実
装工程においては基板分割の際に分割された基板が分離
独立するのを防ぎ、部品実装工程において分割前の基板
単位で取り扱うことを可能にする効果を有する。
の導体パターン間の電気的絶縁を確保するとともに、実
装工程においては基板分割の際に分割された基板が分離
独立するのを防ぎ、部品実装工程において分割前の基板
単位で取り扱うことを可能にする効果を有する。
以下、本発明の実施例を図について説明する。
第１図（４）〜［有］）は本発明の一実施例の混成集積
回路の実装方法を工程順に示す断面構成図で第１図（Ｆ
″）はこの実施例により得られた部品実装された混成集
積回路を示す断面構成図である。図において、（１）は
複数の混成集積回路パターン（図示せず）を形成した基
板で、この場合は厚さ０．８ ｊｆｆの９６％アルミナ
セラミック基板、（２）はこの基板（１）の混成集積回
路パターンの境界に形成された分割用の溝で、この場合
はＣＯ２レーザによって加工されたもの、（３）は可撓
性を有する耐熱性フィルで、この場合は厚さ５０μｍの
ポリイミドフィルム、（４）はこのポリイミドフィルム
（３）上に塗布されたポリイミド前駆体ワニス、００は
ポリイミド前駆体ワニス（４）を加熱硬化したポリイミ
ド樹脂、（５）はアルミナセラミック基板（１）に溝（
２）の最深部から成長させ裏面まで到達させた破断部分
、（６）は混成集積回路の実装された部品、（７）は部
品（６）を接続するはんだを示している。０υは部品実
装された混成集積回路を示す。
回路の実装方法を工程順に示す断面構成図で第１図（Ｆ
″）はこの実施例により得られた部品実装された混成集
積回路を示す断面構成図である。図において、（１）は
複数の混成集積回路パターン（図示せず）を形成した基
板で、この場合は厚さ０．８ ｊｆｆの９６％アルミナ
セラミック基板、（２）はこの基板（１）の混成集積回
路パターンの境界に形成された分割用の溝で、この場合
はＣＯ２レーザによって加工されたもの、（３）は可撓
性を有する耐熱性フィルで、この場合は厚さ５０μｍの
ポリイミドフィルム、（４）はこのポリイミドフィルム
（３）上に塗布されたポリイミド前駆体ワニス、００は
ポリイミド前駆体ワニス（４）を加熱硬化したポリイミ
ド樹脂、（５）はアルミナセラミック基板（１）に溝（
２）の最深部から成長させ裏面まで到達させた破断部分
、（６）は混成集積回路の実装された部品、（７）は部
品（６）を接続するはんだを示している。０υは部品実
装された混成集積回路を示す。
次に混成集積回路の実装方法について説明する。
）まずアルミナセラミック基板（１）上に少なくとも２
つ以上の混成集積回路パターンを形成する。
つ以上の混成集積回路パターンを形成する。
１１）アルミナセラミック基板（１）の回路パターンの
境界にＣＯ２レーザを用いて溝（２）を形成する。
境界にＣＯ２レーザを用いて溝（２）を形成する。
（第１図Ａ）
１１１）ポリイミドフィルム（３）上にポリイミド前駆
体ワニス（４）を塗布する（第１図Ｂ） ｌｖ） 塗布されたポリイミド前駆体ワニス（４）上
にアルミナセラミック基板（１）をのせる。
体ワニス（４）を塗布する（第１図Ｂ） ｌｖ） 塗布されたポリイミド前駆体ワニス（４）上
にアルミナセラミック基板（１）をのせる。
い 窒素中、３５０°Ｃでポリイミド前駆体ワニス（４
）を加熱硬化させ、ポリイミド樹脂ＧＯとし、アルミナ
セラミック基板（１）とポリイミドフィルム（３）を接
着する。（第１図Ｃ） ｖｌ） 従来例のように、ポリイミドフィルム（３）
側から圧力を加えて、溝（２）を押し広げるように溝最
深部に応力集中をさせ、アルミナセラミ、ツク基板の裏
面まで破断面（５）を到達させ、ポリイミドフィルム（
３）を切断することなく個々の混成集積回路基板に分割
する。（第１図Ｄ） ｖｌｌ） 分割された混成集積回路基板のそれぞれに
部品（６）を搭載し、加熱してはんだ（７）を溶融させ
、接合を達成する。（その後冷却）（第１図Ｅ）■１１
）第１図（Ｅ）の矢印の部位にＣ０２レーザを照射して
ポリイミドフィルム（３）及びポリイミド樹脂αＱを切
断し、（第１図Ｆ）に示すような分離独立した部品実装
の完了した混成集積回路ａρを得る。
）を加熱硬化させ、ポリイミド樹脂ＧＯとし、アルミナ
セラミック基板（１）とポリイミドフィルム（３）を接
着する。（第１図Ｃ） ｖｌ） 従来例のように、ポリイミドフィルム（３）
側から圧力を加えて、溝（２）を押し広げるように溝最
深部に応力集中をさせ、アルミナセラミ、ツク基板の裏
面まで破断面（５）を到達させ、ポリイミドフィルム（
３）を切断することなく個々の混成集積回路基板に分割
する。（第１図Ｄ） ｖｌｌ） 分割された混成集積回路基板のそれぞれに
部品（６）を搭載し、加熱してはんだ（７）を溶融させ
、接合を達成する。（その後冷却）（第１図Ｅ）■１１
）第１図（Ｅ）の矢印の部位にＣ０２レーザを照射して
ポリイミドフィルム（３）及びポリイミド樹脂αＱを切
断し、（第１図Ｆ）に示すような分離独立した部品実装
の完了した混成集積回路ａρを得る。
このように、この実施例では、部品実装工程を分割前の
基板単位で取扱え、部品実装工程が簡単になると共に、
分割時の部品、接続部への王力による悪影響もなく分割
も容易で、自動化もしやす回路の実装方法を工程順に示
す断面構成図である。
基板単位で取扱え、部品実装工程が簡単になると共に、
分割時の部品、接続部への王力による悪影響もなく分割
も容易で、自動化もしやす回路の実装方法を工程順に示
す断面構成図である。
図において、（１）は複数の混成集積回路パターン（図
示せず）を形成した基板で、この場合は厚さ０、８ ｆ
ｌの９６％アルミナセラミック基板、（２）はこのアル
ミナセラミック基板（１）上に厚膜ペーストの印刷焼成
工程を経て得られた銀パラジウム導体、（至）はアルミ
ナセラミック基板（１）上の銀パラジウム導体＠を被覆
し、かつ他の導体との接続を要する部分のみ銀パラジウ
ム導体＠を露出するようパターンニングされ、各回路パ
ターンにまたがって形成された耐熱性の有機高分子材料
から為る絶縁膜で、この場合はポリイシド前駆体フェス
を塗布、乾燥後、所定のパターンニングを行い３５０
’０１時間で熱処理したポリイミドフィルム、α荀はこ
のポリイシドフィルム即ち絶縁膜０３に、に蒸着及びエ
ツチングにより形成された銅導体である。また、αＱは
アルミナセラミック基板（１）の絶縁膜０３の形成され
た面の反対面にＣＯ２レーザを照射することにより形成
された基板分割用溝、α・は分割用溝αθを押し広げる
方向に力を加えて分割用溝αＱの底部からアルミナセラ
ミック基板（１）の絶縁膜０３の形成された面に向かっ
て進行し、基板表面まで達したき裂である。
示せず）を形成した基板で、この場合は厚さ０、８ ｆ
ｌの９６％アルミナセラミック基板、（２）はこのアル
ミナセラミック基板（１）上に厚膜ペーストの印刷焼成
工程を経て得られた銀パラジウム導体、（至）はアルミ
ナセラミック基板（１）上の銀パラジウム導体＠を被覆
し、かつ他の導体との接続を要する部分のみ銀パラジウ
ム導体＠を露出するようパターンニングされ、各回路パ
ターンにまたがって形成された耐熱性の有機高分子材料
から為る絶縁膜で、この場合はポリイシド前駆体フェス
を塗布、乾燥後、所定のパターンニングを行い３５０
’０１時間で熱処理したポリイミドフィルム、α荀はこ
のポリイシドフィルム即ち絶縁膜０３に、に蒸着及びエ
ツチングにより形成された銅導体である。また、αＱは
アルミナセラミック基板（１）の絶縁膜０３の形成され
た面の反対面にＣＯ２レーザを照射することにより形成
された基板分割用溝、α・は分割用溝αθを押し広げる
方向に力を加えて分割用溝αＱの底部からアルミナセラ
ミック基板（１）の絶縁膜０３の形成された面に向かっ
て進行し、基板表面まで達したき裂である。
次に、混成集積回路の実装方法について説明する。
１）アルミナセラミック基板（１）上に、銀パラジウム
厚膜ペーストをスクリーン印刷し、空気中、８５０’Ｃ
で焼成して銀パラジウム導体＠を形成する。
厚膜ペーストをスクリーン印刷し、空気中、８５０’Ｃ
で焼成して銀パラジウム導体＠を形成する。
２）次に、ポリイミド前駆体ワニスを一定の厚さに塗布
、乾燥し、写真製版法により所定のパターンにパターン
ニングする。（ｋ部導体と接続する部分のみ、銀パラジ
ウム導体を露出させる）３）上記パターンニングされた
ポリイミド前駆体ワニスを窒素中３５０°Ｃ，１時間熱
処理することにより、イミド化反応を進行させ、ポリイ
ミドフィルム、即ち絶縁膜０］を形成する。
、乾燥し、写真製版法により所定のパターンにパターン
ニングする。（ｋ部導体と接続する部分のみ、銀パラジ
ウム導体を露出させる）３）上記パターンニングされた
ポリイミド前駆体ワニスを窒素中３５０°Ｃ，１時間熱
処理することにより、イミド化反応を進行させ、ポリイ
ミドフィルム、即ち絶縁膜０］を形成する。
４）ポリイミドフィルム上に真空蒸着により銅の膜を一
面に形成し、写真製版法により所定のパターンにパター
ンニングし、銅導体α尋を形成する。（第２図左） ５）回路パターン形成の完了した基板の、裏面（ポリイ
ミドの無い面）からＣｏ２レーザを照射して、基板分割
用溝（至）を形成する。この時、この分割用溝は、アル
ミナセラミック基板（１）の厚さ方向半ばまで到達し、
表面までは達しない様にＣＯ２レーザの照射条件を決定
する。（第２因子）６）分割用溝０＄にこれを押し広げ
るような力を加え、（例えば、分割用溝のある面が凸に
なるように基板を曲げる）き裂を基板表面まで進行させ
分割する。この時、ポリイミドフィルム０は切断されな
いように力の加え方をコントロールする。（第２図ｔ） ７）分割された混成集積回路基板のそれぞれに部品を搭
載し、加熱してはんだ付けする。
面に形成し、写真製版法により所定のパターンにパター
ンニングし、銅導体α尋を形成する。（第２図左） ５）回路パターン形成の完了した基板の、裏面（ポリイ
ミドの無い面）からＣｏ２レーザを照射して、基板分割
用溝（至）を形成する。この時、この分割用溝は、アル
ミナセラミック基板（１）の厚さ方向半ばまで到達し、
表面までは達しない様にＣＯ２レーザの照射条件を決定
する。（第２因子）６）分割用溝０＄にこれを押し広げ
るような力を加え、（例えば、分割用溝のある面が凸に
なるように基板を曲げる）き裂を基板表面まで進行させ
分割する。この時、ポリイミドフィルム０は切断されな
いように力の加え方をコントロールする。（第２図ｔ） ７）分割された混成集積回路基板のそれぞれに部品を搭
載し、加熱してはんだ付けする。
８）ポリイミドフィルム的側から、分割用溝及びき袋部
分にＣＯ２レーザを照射し、ポリイミドフィルムθ３を
切断することにより、分離独立した部品実装の完了した
混成集積回路を得る。
分にＣＯ２レーザを照射し、ポリイミドフィルムθ３を
切断することにより、分離独立した部品実装の完了した
混成集積回路を得る。
このように、この実施例では上記一実施例と同様部品実
装丁稈を分割前の基板単位で取扱え、部品実装工程が簡
単になると共に、分割時の部品、接続部への圧力による
悪影響もなく分割も容易で自動化もしやすい。加えて、
この実施例では回路パターンに用いられ、各回路パター
ンにまたがって形成される絶縁膜、ポリイミドフィルム
αＪが、上記一実施例における耐熱性フィルム（３）と
同様の作用を担うため、基板（１）に別途材料、耐熱性
フィルム（３）を付加しなくてもよくなり、上記一実施
例に較べ、工程数が減るとともに省資源になりコストを
低減できる。
装丁稈を分割前の基板単位で取扱え、部品実装工程が簡
単になると共に、分割時の部品、接続部への圧力による
悪影響もなく分割も容易で自動化もしやすい。加えて、
この実施例では回路パターンに用いられ、各回路パター
ンにまたがって形成される絶縁膜、ポリイミドフィルム
αＪが、上記一実施例における耐熱性フィルム（３）と
同様の作用を担うため、基板（１）に別途材料、耐熱性
フィルム（３）を付加しなくてもよくなり、上記一実施
例に較べ、工程数が減るとともに省資源になりコストを
低減できる。
なお、上記実施例ではアルミナセラミック基板の場合に
ついて述べているが、窒化アルミニウムなどの基板でも
、分割用の溝を形成しその後の応力集中により破断てき
る材料であれば同様の効果を奏する。さらに破断の際の
利便性から分割用の溝を形成しているが、分割用の溝を
形成せずに破断するようにしても支障はない。
ついて述べているが、窒化アルミニウムなどの基板でも
、分割用の溝を形成しその後の応力集中により破断てき
る材料であれば同様の効果を奏する。さらに破断の際の
利便性から分割用の溝を形成しているが、分割用の溝を
形成せずに破断するようにしても支障はない。
また、耐熱性フィルムとして可撓性を有する耐熱性ポリ
イミドフィルムについて述べたが、はんだ付はプロセス
に耐え得るものであれば、ポリイミド以外の耐熱性高分
子フィルム、金属箔などでもよく、可撓性を有するもの
であればなおさら好ましい。また、耐熱性有機高分子絶
縁膜として耐熱性ポリイミドフィルムについて述べたが
、はんだ付はプロセスに耐え得るものであれば、ポリイ
ミド以外の耐熱性有機高分子フィルムでもよく、可撓性
を有するものであればなおさら好ましい。
イミドフィルムについて述べたが、はんだ付はプロセス
に耐え得るものであれば、ポリイミド以外の耐熱性高分
子フィルム、金属箔などでもよく、可撓性を有するもの
であればなおさら好ましい。また、耐熱性有機高分子絶
縁膜として耐熱性ポリイミドフィルムについて述べたが
、はんだ付はプロセスに耐え得るものであれば、ポリイ
ミド以外の耐熱性有機高分子フィルムでもよく、可撓性
を有するものであればなおさら好ましい。
また、ポリイミド前躯体フェスの代替として、耐熱性エ
ポキシ樹脂、ビスマレイドトリアジン系樹脂などを用い
てもよい。
ポキシ樹脂、ビスマレイドトリアジン系樹脂などを用い
てもよい。
さらに、耐熱性フィルム及び接着層並びに絶縁膜の切断
方法としてはＣＯ２レーザ以外の方法、例えばカッタ（
刃物）での切断等でもよい。
方法としてはＣＯ２レーザ以外の方法、例えばカッタ（
刃物）での切断等でもよい。
以とのように、本発明によれば、基板の一面に複数の混
成集積回路パターンを形成する工程、上記基板の他面に
耐熱性フィルムを付着する工程、上記回路パターンが形
成され、上記フィルムが付着された基板を、上記フィル
ムを切断することなく上記各回路パターン毎に分割する
工程、分割された上記回路パターンを有する基板にそれ
ぞれ部品を実装する工程、及び上記フィルムを切断し、
上記部品を実装した回路パターンを有する基板をそれぞ
れ分離独立させる工程を施すことにより、混成集積回路
の部品実装工程が簡略化でき、自動化にも適するという
効果がある。
成集積回路パターンを形成する工程、上記基板の他面に
耐熱性フィルムを付着する工程、上記回路パターンが形
成され、上記フィルムが付着された基板を、上記フィル
ムを切断することなく上記各回路パターン毎に分割する
工程、分割された上記回路パターンを有する基板にそれ
ぞれ部品を実装する工程、及び上記フィルムを切断し、
上記部品を実装した回路パターンを有する基板をそれぞ
れ分離独立させる工程を施すことにより、混成集積回路
の部品実装工程が簡略化でき、自動化にも適するという
効果がある。
また、本発明の別の発明によれば、複数の混成集積回路
パターンを、上記回路パターンに用いる耐熱性有機高分
子絶縁膜が上記各回路パターンにまたがるように、基板
の一面に形成する工程、と配回路パターンが形成された
基板を上記絶縁膜を切断することなく上記各回路パター
ン毎に分割する工程、分割された上記回路パターンを有
する基板にそれぞれ部品を実装する工程、及び上記絶°
縁膜を切断し、上記部品を実装した回路パターンを有す
る基板をそれぞれ分離独立させる工程を施すことにより
、分割後の基板を回路パターンに用いる絶縁膜で保持す
るようにしたので、上記効果に加え、工程、使用材料の
増加を招くことがない。
パターンを、上記回路パターンに用いる耐熱性有機高分
子絶縁膜が上記各回路パターンにまたがるように、基板
の一面に形成する工程、と配回路パターンが形成された
基板を上記絶縁膜を切断することなく上記各回路パター
ン毎に分割する工程、分割された上記回路パターンを有
する基板にそれぞれ部品を実装する工程、及び上記絶°
縁膜を切断し、上記部品を実装した回路パターンを有す
る基板をそれぞれ分離独立させる工程を施すことにより
、分割後の基板を回路パターンに用いる絶縁膜で保持す
るようにしたので、上記効果に加え、工程、使用材料の
増加を招くことがない。
第１図囚〜（匂は本発明の一実施例の混成集積間（６）
は部品、０υは部品の実装された混成集積回路、（至）
は絶縁膜である。 なお、図中、同一符号は同−又は相当部分を示す。
は部品、０υは部品の実装された混成集積回路、（至）
は絶縁膜である。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (2)
- （１）基板の一面に複数の混成集積回路パターンを形成
する工程、上記基板の他面に耐熱性フィルムを付着する
工程、上記回路パターンが形成され、上記フィルムが付
着された基板を、上記フィルムを切断することなく上記
各回路パターン毎に分割する工程、分割された上記回路
パターンを有する基板にそれぞれ部品を実装する工程、
及び上記フィルムを切断し、上記部品を実装した回路パ
ターンを有する基板をそれぞれ分離独立させる工程を施
す混成集積回路の実装方法。 - （２）複数の混成集積回路パターンを、上記回路パター
ンに用いる耐熱性有機高分子絶縁膜が上記各回路パター
ンにまたがるように、基板の一面に形成する工程、上記
回路パターンが形成された基板を上記絶縁膜を切断する
ことなく上記各回路パターン毎に分割する工程、分割さ
れた上記回路パターンを有する基板にそれぞれ部品を実
装する工程、及び上記絶縁膜を切断し、上記部品を実装
した回路パターンを有する基板をそれぞれ分離独立させ
る工程を施す混成集積回路の実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302848A JPH0256987A (ja) | 1988-02-23 | 1988-11-29 | 混成集積回路の実装方法 |
| US07/312,929 US4914815A (en) | 1988-02-23 | 1989-02-21 | Method for manufacturing hybrid integrated circuits |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000188 | 1988-02-23 | ||
| JP63-40001 | 1988-02-23 | ||
| JP63302848A JPH0256987A (ja) | 1988-02-23 | 1988-11-29 | 混成集積回路の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0256987A true JPH0256987A (ja) | 1990-02-26 |
Family
ID=26379415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63302848A Pending JPH0256987A (ja) | 1988-02-23 | 1988-11-29 | 混成集積回路の実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4914815A (ja) |
| JP (1) | JPH0256987A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277550A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009231331A (ja) * | 2008-03-19 | 2009-10-08 | Murata Mfg Co Ltd | 積層体の製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0353546A (ja) * | 1989-07-21 | 1991-03-07 | Mitsubishi Electric Corp | 半導体装置の製造方法およびその製造装置 |
| US5679977A (en) * | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5214844A (en) * | 1990-12-17 | 1993-06-01 | Nchip, Inc. | Method of assembling integrated circuits to a silicon board |
| US5528397A (en) * | 1991-12-03 | 1996-06-18 | Kopin Corporation | Single crystal silicon transistors for display panels |
| US5413659A (en) * | 1993-09-30 | 1995-05-09 | Minnesota Mining And Manufacturing Company | Array of conductive pathways |
| US5521125A (en) * | 1994-10-28 | 1996-05-28 | Xerox Corporation | Precision dicing of silicon chips from a wafer |
| IT1274573B (it) * | 1995-05-25 | 1997-07-17 | Sits Soc It Telecom Siemens | Processo di fabbricazione di moduli circuitali ibridi includenti dispositivi elettronici in chip |
| US5851845A (en) * | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
| CN1212820A (zh) * | 1997-01-29 | 1999-03-31 | 摩托罗拉公司 | 用于复杂电路板制造过程中基本消除装配线剥离和下垂的方法和组合电路板 |
| JP2000124161A (ja) * | 1998-10-14 | 2000-04-28 | Disco Abrasive Syst Ltd | 基盤の分割方法 |
| JP4659300B2 (ja) * | 2000-09-13 | 2011-03-30 | 浜松ホトニクス株式会社 | レーザ加工方法及び半導体チップの製造方法 |
| US6703137B2 (en) * | 2001-08-02 | 2004-03-09 | Siemens Westinghouse Power Corporation | Segmented thermal barrier coating and method of manufacturing the same |
| CA2456537A1 (en) * | 2001-08-15 | 2003-02-27 | Fabristeel Products, Inc. | Self-attaching fasteners, strips of fasteners, methods of forming and feeding the same |
| ES2639733T3 (es) | 2002-03-12 | 2017-10-30 | Hamamatsu Photonics K.K. | Método de división de sustrato |
| TWI326626B (en) * | 2002-03-12 | 2010-07-01 | Hamamatsu Photonics Kk | Laser processing method |
| ATE493226T1 (de) * | 2002-03-12 | 2011-01-15 | Hamamatsu Photonics Kk | Verfahren zum schneiden eines bearbeiteten objekts |
| TWI520269B (zh) * | 2002-12-03 | 2016-02-01 | 濱松赫德尼古斯股份有限公司 | Cutting method of semiconductor substrate |
| FR2852250B1 (fr) * | 2003-03-11 | 2009-07-24 | Jean Luc Jouvin | Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau |
| CN1758985A (zh) * | 2003-03-12 | 2006-04-12 | 浜松光子学株式会社 | 激光加工方法 |
| JP4488733B2 (ja) | 2003-12-24 | 2010-06-23 | 三洋電機株式会社 | 回路基板の製造方法および混成集積回路装置の製造方法。 |
| US9138913B2 (en) * | 2005-09-08 | 2015-09-22 | Imra America, Inc. | Transparent material processing with an ultrashort pulse laser |
| DE102006042280A1 (de) * | 2005-09-08 | 2007-06-06 | IMRA America, Inc., Ann Arbor | Bearbeitung von transparentem Material mit einem Ultrakurzpuls-Laser |
| JP2012209617A (ja) * | 2011-03-29 | 2012-10-25 | Seiko Instruments Inc | 圧電振動子の製造方法、該製造方法によって製造される圧電振動子、該圧電振動子を有する発振器、電子機器及び電波時計 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5555545A (en) * | 1978-10-19 | 1980-04-23 | Matsushita Electronics Corp | Method of fabricating reverse mesa type semiconductor device |
| JPS55153350A (en) * | 1979-05-18 | 1980-11-29 | Nec Corp | Manufacture of hybrid integrated circuit |
| US4266334A (en) * | 1979-07-25 | 1981-05-12 | Rca Corporation | Manufacture of thinned substrate imagers |
| JPS6048102B2 (ja) * | 1980-12-25 | 1985-10-25 | 富士通株式会社 | スクライビング装置 |
| JPS59152638A (ja) * | 1983-02-21 | 1984-08-31 | Sanyo Electric Co Ltd | 化合物半導体の切断方法 |
| JPS6094739A (ja) * | 1983-10-29 | 1985-05-27 | Toshiba Corp | 半導体基板 |
| US4572757A (en) * | 1984-01-23 | 1986-02-25 | The Jade Corporation | Method of making a microcircuit substrate |
| FR2560437B1 (fr) * | 1984-02-28 | 1987-05-29 | Citroen Sa | Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions |
-
1988
- 1988-11-29 JP JP63302848A patent/JPH0256987A/ja active Pending
-
1989
- 1989-02-21 US US07/312,929 patent/US4914815A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277550A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009231331A (ja) * | 2008-03-19 | 2009-10-08 | Murata Mfg Co Ltd | 積層体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4914815A (en) | 1990-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0256987A (ja) | 混成集積回路の実装方法 | |
| US6045655A (en) | Method of mounting a connection component on a semiconductor chip with adhesives | |
| KR100618837B1 (ko) | 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 | |
| JP2923170B2 (ja) | 打抜き性に優れたフィルム及びこれを用いたリードフレーム | |
| TW200426953A (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device | |
| US9224630B2 (en) | Method for producing a wafer provided with chips | |
| EP0457593B1 (en) | Lead frame assembly process | |
| US20090124048A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US4200975A (en) | Additive method of forming circuit crossovers | |
| TWI233182B (en) | Method for producing separate monolithically integrated semiconductor circuits | |
| KR100743231B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP4375876B2 (ja) | 折り曲げ可能な回路基板の製造方法 | |
| KR102799946B1 (ko) | 웨이퍼 콤포넌트가 실장된 회로기판 제조방법 | |
| JP2002329825A (ja) | シート接着層における制御されないボイドを除去する方法 | |
| JPS63283136A (ja) | 回路基板の実装方法 | |
| US9999138B2 (en) | Making interconnections by curving conducting elements under a microelectronic device such as a chip | |
| JP4332994B2 (ja) | 実装用電子部品及びその製造方法 | |
| JPH11312710A (ja) | 電子部品の接続方法および接続構造 | |
| JPH10341068A (ja) | プリント配線基板及び電子部品の実装方法 | |
| WO2024185566A1 (ja) | 回路パターンの製造方法、回路基板の製造方法、及び回路パターン | |
| JPS58115886A (ja) | プリント配線板の製造方法 | |
| CN116321793A (zh) | 一种电路板组件及其制备方法 | |
| JPH04146685A (ja) | 修復パッド及びその製造方法 | |
| JP2003243434A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS58202585A (ja) | プリント配線板の製造方法 |