JPH0257632U - - Google Patents
Info
- Publication number
- JPH0257632U JPH0257632U JP13768388U JP13768388U JPH0257632U JP H0257632 U JPH0257632 U JP H0257632U JP 13768388 U JP13768388 U JP 13768388U JP 13768388 U JP13768388 U JP 13768388U JP H0257632 U JPH0257632 U JP H0257632U
- Authority
- JP
- Japan
- Prior art keywords
- counted
- output
- predetermined
- cycle
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
第１図は、この考案の一実施例の構成を示すブ
ロツク図である。第２図は、この考案の他の実施
例の構成を示すブロツク図である。第３図は、第
１図および第２図に示すＭビツトプリスケーラ５
の動作を示したタイミングチヤートである。第４
図は、第２図の実施例において、ＰＷＭ出力のＨ
パルスおよびＬパルスの幅の設定値と、Ｍビツト
プリスケーラ５における設定値との関係を示した
タイムチヤートである。第５図は、従来のＰＷＭ
回路の一例の構成を示すブロツク図である。第６
図は、従来のＰＷＭ回路の他の例の構成を示した
ブロツク図である。第７図は、第６図に示すＰＷ
Ｍ回路の動作を示したタイムチヤートである。第
８図は、第６図に示すＰＷＭ回路の動作を示した
タイムチヤートである。 図において、１はプログラマブルのＮビツトダ
ウンカウンタ、２はＴ型フリツプフロツプ、３お
よび３０はデータロード回路、４，４１および４
２はデータレジスタ、５はＭビツトプリスケーラ
、５１はプログラマブルのＭビツトダウンカウン
タ、５２はデータレジスタを示す。
ロツク図である。第２図は、この考案の他の実施
例の構成を示すブロツク図である。第３図は、第
１図および第２図に示すＭビツトプリスケーラ５
の動作を示したタイミングチヤートである。第４
図は、第２図の実施例において、ＰＷＭ出力のＨ
パルスおよびＬパルスの幅の設定値と、Ｍビツト
プリスケーラ５における設定値との関係を示した
タイムチヤートである。第５図は、従来のＰＷＭ
回路の一例の構成を示すブロツク図である。第６
図は、従来のＰＷＭ回路の他の例の構成を示した
ブロツク図である。第７図は、第６図に示すＰＷ
Ｍ回路の動作を示したタイムチヤートである。第
８図は、第６図に示すＰＷＭ回路の動作を示した
タイムチヤートである。 図において、１はプログラマブルのＮビツトダ
ウンカウンタ、２はＴ型フリツプフロツプ、３お
よび３０はデータロード回路、４，４１および４
２はデータレジスタ、５はＭビツトプリスケーラ
、５１はプログラマブルのＭビツトダウンカウン
タ、５２はデータレジスタを示す。
補正 平１．１１．６
図面の簡単な説明を次のように補正する。
明細書第１７頁第２０行の「第６図に示す」を
「第５図に示す」に補正する。
「第５図に示す」に補正する。
Claims (1)
- 【実用新案登録請求の範囲】 予め定められた第１の設定値から基準クロツク
信号を計数しその計数値が所定の値に達すると出
力の状態を反転する第１のサイクルと、当該第１
のサイクルの終了後予め定められた第２の設定値
から基準クロツク信号を計数しその計数値が所定
の値に達すると出力の状態を再び反転する第２の
サイクルとを交互に繰返し、前記第１および第２
の設定値のいずれか一方あるいは両方を変えるこ
とにより出力パルスのデユーテイ比を変化させる
ようなパルス幅変調回路において、 その分周比が任意に設定可能でかつ当該分周比
で前記基準クロツク信号を分周するための可変分
周手段を備え、当該可変分周手段の出力を計数す
るようにしたことを特徴とする、パルス幅変調回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13768388U JPH0257632U (ja) | 1988-10-20 | 1988-10-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13768388U JPH0257632U (ja) | 1988-10-20 | 1988-10-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0257632U true JPH0257632U (ja) | 1990-04-25 |
Family
ID=31399329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13768388U Pending JPH0257632U (ja) | 1988-10-20 | 1988-10-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0257632U (ja) |
-
1988
- 1988-10-20 JP JP13768388U patent/JPH0257632U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357632U (ja) | ||
| JPH0257632U (ja) | ||
| US4656460A (en) | D/A converter | |
| JPH0322435U (ja) | ||
| JPH0353042U (ja) | ||
| JPH01110522U (ja) | ||
| JPS63120173U (ja) | ||
| SU1238234A1 (ru) | Управл емый делитель частоты | |
| JPH04156714A (ja) | 遅延回路 | |
| JPH03125532U (ja) | ||
| JPS6068613U (ja) | ソレノイド駆動制御装置 | |
| JPS5881717U (ja) | マスタ−クロツク発生回路 | |
| JPS61174232U (ja) | ||
| JPH0236214U (ja) | ||
| JPS62129841U (ja) | ||
| JPS5950596U (ja) | パルスモ−タ駆動回路 | |
| JPH044429U (ja) | ||
| JPS58141864U (ja) | パルス計数装置 | |
| JPH0472498U (ja) | ||
| JPS62188845U (ja) | ||
| JPS6330030U (ja) | ||
| JPH02128966U (ja) | ||
| JPS6335324U (ja) | ||
| JPS60111180A (ja) | タイマ回路 | |
| JPS6133529U (ja) | 分周回路 |