JPH0258827A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0258827A JPH0258827A JP21120388A JP21120388A JPH0258827A JP H0258827 A JPH0258827 A JP H0258827A JP 21120388 A JP21120388 A JP 21120388A JP 21120388 A JP21120388 A JP 21120388A JP H0258827 A JPH0258827 A JP H0258827A
- Authority
- JP
- Japan
- Prior art keywords
- wiring electrode
- electrode film
- regions
- dopant
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 33
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 abstract description 4
- 239000002019 doping agent Substances 0.000 abstract 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の配線電極の形成方法に関し、特
に高配線寿命を有する配線電極に関する。
に高配線寿命を有する配線電極に関する。
配線電極金属は、高温、高電流密度になるほど、いわゆ
るエレクトロ・マイグレーションによす配線寿命が低下
する。エレクトロ・マイグレーション耐性を高め、配線
を高寿命化させた構造として、配線電極金属に不純物を
添加させた構造が使用されている。著名な例としては、
第４図の如く不純物として銅を含んだアルミニウムを配
線電極被膜１３に用いた例がある。
るエレクトロ・マイグレーションによす配線寿命が低下
する。エレクトロ・マイグレーション耐性を高め、配線
を高寿命化させた構造として、配線電極金属に不純物を
添加させた構造が使用されている。著名な例としては、
第４図の如く不純物として銅を含んだアルミニウムを配
線電極被膜１３に用いた例がある。
従来の不純物を含む配線電極の製造方法は、配線電極材
料に不純物が一様に含まれている配線電極金属を被着す
る方法、あるいは不純物を含まないか又は不純物を一様
に含んだ配線電極金属を被着したのち、不純物を全面に
添加する方法であった。このため、従来の方法で不純物
を添加した配線電極被膜にフォトレジストを施してパタ
ーン形成をする場合、プラズマによる異方性エツチング
では、不純物の割合によりエツチングが非常に困難にな
る。アルミニウムに銅を添加した場合、銅の添加量の増
加につれエレクトロ・マイグレーション耐性が大幅に向
上することが知られているが、高々数パーセントの銅の
添加により、異方性エツチングの際に銅が残りやすくな
り、銅の含まれる割合が異なる材料ごとにエツチングガ
ス、圧力などの条件を新たに求める必要があった。また
、液体による等方性エツチングでは、エツチング条件は
不純物量にあまり依存しないが、横方向のエツチングも
進行するため、あらかじめ配線幅を広く取らなければな
らないため微細加工に不向きであるという欠点があった
。
料に不純物が一様に含まれている配線電極金属を被着す
る方法、あるいは不純物を含まないか又は不純物を一様
に含んだ配線電極金属を被着したのち、不純物を全面に
添加する方法であった。このため、従来の方法で不純物
を添加した配線電極被膜にフォトレジストを施してパタ
ーン形成をする場合、プラズマによる異方性エツチング
では、不純物の割合によりエツチングが非常に困難にな
る。アルミニウムに銅を添加した場合、銅の添加量の増
加につれエレクトロ・マイグレーション耐性が大幅に向
上することが知られているが、高々数パーセントの銅の
添加により、異方性エツチングの際に銅が残りやすくな
り、銅の含まれる割合が異なる材料ごとにエツチングガ
ス、圧力などの条件を新たに求める必要があった。また
、液体による等方性エツチングでは、エツチング条件は
不純物量にあまり依存しないが、横方向のエツチングも
進行するため、あらかじめ配線幅を広く取らなければな
らないため微細加工に不向きであるという欠点があった
。
本発明では、配線電極被膜は不純物が添加された領域と
不純物が添加されていない領域とを設け、非添加領域を
エツチング除去する。
不純物が添加されていない領域とを設け、非添加領域を
エツチング除去する。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図であう。
第１図（ａ）は、配線電極被膜１上にフォトレジストを
施すことにより不純物導入マスク２を形成したのち不純
物３を例えばイオン注入により配線電極被膜１の配線電
極領域４のみに添加した図である。配線電極領域６以外
では不純物２は配線電極被膜１には添加されない。配線
電極被膜１は、必要に応じ電気的絶縁被膜５に部分的に
設けられた開口６を介して半導体基板７に接する。
施すことにより不純物導入マスク２を形成したのち不純
物３を例えばイオン注入により配線電極被膜１の配線電
極領域４のみに添加した図である。配線電極領域６以外
では不純物２は配線電極被膜１には添加されない。配線
電極被膜１は、必要に応じ電気的絶縁被膜５に部分的に
設けられた開口６を介して半導体基板７に接する。
第１図（ｂ）は、第１図（ａ）の不純物導入マスク２を
除去したのち配線電極被膜上にエツチングマスク８を例
えばフォトレジストにより形成した図である。エツチン
グされる領域には不純物が含まれないため、従来の技術
で異方性エツチングできる。
除去したのち配線電極被膜上にエツチングマスク８を例
えばフォトレジストにより形成した図である。エツチン
グされる領域には不純物が含まれないため、従来の技術
で異方性エツチングできる。
第１図（ｃ）は、異方性エツチングを施し配線電極９を
形成したのち、アロイすることにより、配線電極全体に
不純物を拡散させた図である。アルミニウムに銅を添加
した場合では、４５０−５００℃のアロイでよい。
形成したのち、アロイすることにより、配線電極全体に
不純物を拡散させた図である。アルミニウムに銅を添加
した場合では、４５０−５００℃のアロイでよい。
第２図は、本発明の第２の実施例の断面図である。この
図では、不純物３を第１の配線電極被膜１０と第２の配
線電極被膜１１ではさんでおり、不純物がアロイの雰囲
気と反応するのを防ぎ、更に、拡散距離が半分になるの
でアロイ時間を短くできる。この方法は、不純物を蒸着
あるいはスパッタリングして形成した場合に特に有効で
ある。
図では、不純物３を第１の配線電極被膜１０と第２の配
線電極被膜１１ではさんでおり、不純物がアロイの雰囲
気と反応するのを防ぎ、更に、拡散距離が半分になるの
でアロイ時間を短くできる。この方法は、不純物を蒸着
あるいはスパッタリングして形成した場合に特に有効で
ある。
第３図は、本発明の第３の実施例の断面図である。この
図では、配線電極９下に導電性を有する不純物拡散障壁
１２を設けた場合である。この不純物拡散障壁は、銅な
どの重金属を配線電極被膜に添加した場合、重金属が半
導体基板に拡散して欠陥を生成し、リーク電流を発生す
るのを防ぐために用いる。このような不純物拡散障壁の
例としては、窒化チタンなどがある。窒化チタンは、銅
、アルミニウム、シリコンの相互拡散を５００℃以上ま
で抑える。
図では、配線電極９下に導電性を有する不純物拡散障壁
１２を設けた場合である。この不純物拡散障壁は、銅な
どの重金属を配線電極被膜に添加した場合、重金属が半
導体基板に拡散して欠陥を生成し、リーク電流を発生す
るのを防ぐために用いる。このような不純物拡散障壁の
例としては、窒化チタンなどがある。窒化チタンは、銅
、アルミニウム、シリコンの相互拡散を５００℃以上ま
で抑える。
以上説明したように本発明は、配線電極被膜の配線領域
に選択的に不純物を添加することにより、エツチングさ
れる領域に不純物が含まれない構造にすることができ、
不純物の種類、濃度によらず配線電極金属単体の加工技
術が使えるという効果がある。
に選択的に不純物を添加することにより、エツチングさ
れる領域に不純物が含まれない構造にすることができ、
不純物の種類、濃度によらず配線電極金属単体の加工技
術が使えるという効果がある。
第１図（ａ）〜（ｃ）は本発明の第１の実施例の断面図
、第２図は本発明の第２の実施例の断面図、第３図は本
発明の第３の実施例の断面図、第４図は従来の不純物を
全面に含む場合の断面図である。 ｌ・・・・・・配線電極被膜、２・・・・・・不純物導
入マスク、３・・・・・・不純物、４・・・・・・配線
電極領域、５・・・・・・電気的絶縁被膜、６・・・・
・・開口、７・・・・・・半導体基板、８・・・・・・
エツチングマスク、９・・・・・・配線電極、１０・・
・・・・第１の配線電極被膜、１１・・・・・・第２の
配線電極被膜、１２・・・・・・不純物拡散障壁、１３
・・・・・・配線電極被膜。 （１２ン （ｂ） 茅 ！ 図 茅 図 乎 回 井 ガ
、第２図は本発明の第２の実施例の断面図、第３図は本
発明の第３の実施例の断面図、第４図は従来の不純物を
全面に含む場合の断面図である。 ｌ・・・・・・配線電極被膜、２・・・・・・不純物導
入マスク、３・・・・・・不純物、４・・・・・・配線
電極領域、５・・・・・・電気的絶縁被膜、６・・・・
・・開口、７・・・・・・半導体基板、８・・・・・・
エツチングマスク、９・・・・・・配線電極、１０・・
・・・・第１の配線電極被膜、１１・・・・・・第２の
配線電極被膜、１２・・・・・・不純物拡散障壁、１３
・・・・・・配線電極被膜。 （１２ン （ｂ） 茅 ！ 図 茅 図 乎 回 井 ガ
Claims (3)
- （１）所定のｐｎ接合を有し、かつ表面に必要に応じて
電気的絶縁膜を有する半導体基板の一主面に被着された
配線電極被膜において、該配線電極被膜の配線領域に選
択的に不純物を添加し、該配線電極被膜の不純物の非添
加領域をエッチング除去することを特徴とする半導体装
置の製造方法。 - （２）上記不純物の添加方法が、イオン注入あるいは蒸
着またはスパッタによることを特徴とする特許請求の範
囲第（１）項記載の半導体装置の製造方法。 - （３）上記配線電極被膜がアルミニウムまたはシリコン
を含むアルミニウムであり、上記不純物が銅であること
を特徴とする特許請求の範囲第（１）項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21120388A JPH0258827A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21120388A JPH0258827A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258827A true JPH0258827A (ja) | 1990-02-28 |
Family
ID=16602064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21120388A Pending JPH0258827A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258827A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254503A (en) * | 1992-06-02 | 1993-10-19 | International Business Machines Corporation | Process of making and using micro mask |
-
1988
- 1988-08-24 JP JP21120388A patent/JPH0258827A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254503A (en) * | 1992-06-02 | 1993-10-19 | International Business Machines Corporation | Process of making and using micro mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| US4631568A (en) | Bipolar transistor construction | |
| US4713355A (en) | Bipolar transistor construction | |
| US3698077A (en) | Method of producing a planar-transistor | |
| JPH0258827A (ja) | 半導体装置の製造方法 | |
| GB2034519A (en) | Masking procedure for semiconductor device manufacture | |
| JPS627165A (ja) | 半導体装置の製造方法 | |
| JPS5923544A (ja) | 半導体装置の製造方法 | |
| EP0078221A2 (en) | Polycrystalline silicon diode with metal silicide contact | |
| JPS62154755A (ja) | 半導体装置の電極 | |
| JPH0464470B2 (ja) | ||
| JPS63138771A (ja) | シヨツトキバリア形半導体装置およびその製造方法 | |
| KR100220248B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPS6130076A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5856261B2 (ja) | 半導体集積回路の製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPH01109716A (ja) | 半導体装置のコンタクト形成方法 | |
| JPS63272065A (ja) | 半導体装置 | |
| JPH02203526A (ja) | 半導体装置 | |
| JPS62299049A (ja) | 半導体装置の製造方法 | |
| JPH0680664B2 (ja) | 半導体装置の配線形成方法 | |
| JPH01120075A (ja) | 半導体装置 | |
| JPS62150768A (ja) | 電極の接続構造 | |
| JPS60160167A (ja) | 半導体装置の製造方法 | |
| JPH04111443A (ja) | サイリスタ内の陽極側短絡の形成方法 |