JPH04111443A - サイリスタ内の陽極側短絡の形成方法 - Google Patents

サイリスタ内の陽極側短絡の形成方法

Info

Publication number
JPH04111443A
JPH04111443A JP2411230A JP41123090A JPH04111443A JP H04111443 A JPH04111443 A JP H04111443A JP 2411230 A JP2411230 A JP 2411230A JP 41123090 A JP41123090 A JP 41123090A JP H04111443 A JPH04111443 A JP H04111443A
Authority
JP
Japan
Prior art keywords
region
anode
conductivity type
layer
anode side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2411230A
Other languages
English (en)
Inventor
Gottfried Schuh
ゴツトフリート、シユー
Hans-Joachim Schulze
ハンス‐ヨアヒム、シユルツエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Publication of JPH04111443A publication Critical patent/JPH04111443A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts

Landscapes

  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［０００１］
【産業上の利用分野】
本発明は、第１の導電形の陽極ベース領域と第２の導電
形の陽極エミッタ領域とを有するサイリスタ内に陽極側
短絡を形成するための方法に関する。 ［０００２］
【従来の技術】
陽極側短絡はＧＴＯサイリスタにおいて必要である。な
ぜならば、ここでは陰極側短絡が可能でないからである
。それらは非対称な、すなわち跳躍方向にのみ阻止する
サイリスクにおいても追加的に陰極側の短絡に有利に応
用可能である。 なぜならば、それによって半導体基体内の陽極側の蓄積
電荷、従ってまた逆回復時間が減ぜられ得るからである
。 ［０００３］
【発明が解決しようとする課題】
本発明の課題は、このような陽極側短絡の形成のための
特に簡単な方法を提供することであり、特にその除重−
の付加されたマスクのみが必要なだけの方法を得ること
にある。 ［０００４］
【課題を解決するための手段】
この課題は、 ａ）第１の導電形の半導体基体内に陽極側に全面に第２
の導電形の１つの領域が生成され、 ｂ）この領域が全面をマスキング層により覆われ、Ｃ）
マスキング層がホトリトグラフにより構造化され、ｄ）
半導体基体内に構造に相応して、第２の導電形の領域を
通過し陽極側のベース領域まで到達する凹みがエツチン
グされ、ｅ）凹みのなかに、陽極ベース領域よりも高い
ドーピング濃度を有する第１の導電形の領域が生成され
、 ｆ）マスキング層が除去され、 ｇ）半導体基体の陽極側の表面が１つの接触層により覆
われることにより解決される。 ［０００５］ また上記の課題は、 ａ）第１の導電形の半導体基体が陽極側で全面を１つの
マスキング層により覆われ、 ｂ）マスキング層がホトリトグラフにより構造化され、
Ｃ）半導体基体内に構造に相応して、陽極ベース領域よ
りも高いドーピングを有する第１の導電形の領域が生成
され、 ｄ）構造化されたマスキング層が除去され、ｅ）半導体
基体内に陽極側に全面に、第１の導電形の領域よりも低
いドーピングを有する第２の導電形の１つのドープされ
た領域が生成され、ｆ）半導イ、、μ体の陽極側の表面
が接触層により覆われることにより解決される。 ［０００６］ 本発明の他の構成はその他の請求項に記載したとおりで
ある。 ［０００７］
【実施例】
本発明を図１ないし図９により一層詳細に説明する。 ［０００８］ 図１による半導体基体は弱くｎドープされた陽極ベース
領域１を有する。それに陰極側でｎドープされた陰極ベ
ース領域２が続いている。この領域２は領域１よりも高
い正味ドーピング濃度を有する。陽極側で領域１にいわ
ゆる停止層として作用する強くｎドープされた領域３が
境を接している。この領域３は跳躍方向の負荷の際に陽
極側のパンチスルーを防止する。前記の領域は通常の方
法で作られる。本発明による第１の製造工程として一１
陽極側に強くｎドープされた領域４がたとえばホウ素ま
たはアルミニウムによるイオン注入により作られる。次
の製造工程（図２）として半導体基体の陽極側表面上に
、たとえば半導体基体の陽極側表面の酸化またはＣＶＤ
酸化物の被覆によりマスキング層５が被覆される。 ［０００９］ 次いで層５のなかに開口６がエツチングされる。続いて
（図３）半導体基体の陽極側表面のなかに１つの凹み７
がエツチングされ、その際マスキング層５がエツチング
マスクとしての役割をする。エツチングは、領域４が通
しエツチングされ、停止層３の表面が露出するまで継続
される。エツチング工程は、停止層３の表面に凹みが生
ずるまで続行されてもよい。 ［０００１０］ 領域４のより大きい深さが望まれるならば、それは後で
テンパー処理により図４中に示されているように停止層
３のなかに打ち込まれ得る。すぐ次の工程（図５）とし
て凹み７のなかにたとえばイオン注入およびそれに続く
テンパー過程により、またはリン拡散により非常に高い
ドーピングを有するｎドープされた領域８が作られる。 この際にマスキング層５が再びマスクとしての役割をす
る。最後の主要な工程（図６）としてマスキング層５が
除去され、陽極側に接触層９が被覆される。これは陽極
電極としての役割をし、またたとえばアルミニウムから
成っている。それは陽極エミッタ領域として作用する領
域１２と陽極ベース領域１に属する停止層３との間の短
絡をも形成する。 ［００１１− また、マスキング層の除去の後に陽極側の合金化（たと
えばＡｌ−３ｉ）も接触形成のため、また一般にサイリ
スタと支持板（たとえばＭ　ｏ　）との接続のために行
われ得る。合金化の場合には領域８の濃度は、たとえば
Ａ１合金化により作られるｐドーピングよりも明らかに
高く選定されなければならない。 ［００１２］ 陰極エミッタ領域の形成、線処理のような非対称サイリ
スタまたはＧＴＯサイリスタに対して必要なその他の製
造工程はここには説明されない。それらは従来の技術に
より行われる。 ［００１３］ 説明した方法は停止層３なしの非対称なサイリスタに対
しても応用することができる。しかし停止層は一般に存
在している。なぜならば、それによって望ましい通過時
性が得られ、また陽極側短絡を有するサイリスタが逆方
向にとるに足るほどの阻止電圧を受けなくてよいからで
ある。 ［００１４］ 陰極側から陽極側への説明した層順序ｐｎ　　ｎ　　ｐ
　　の代わりに本発明は反転ドーピングにおいても使用
することができる。 ［００１５］ 本発明の別の構成によれば、半導体基体は陽極側に再び
マスキング層５を設けられ、そのなかに開口６がエツチ
ングされる。次いで強くｎドープされた領域１１が開口
６を通じて停止層３の表面に作られ、またマスキング層
５が再び除去される（図７）。次の製造工程（図８）で
ｐドープされた領域１２が停止層３の陽極側の表面に作
られる。領域１２は領域１１の正味ドーピングよりも低
いが領域３のそれよりも高い正味ドーピングを有する。 続いて領域１１および１２が半導体基体のなかに打ち込
まれ得る（図９）。半導体基体の陽極側は次いで、陽極
接触を形成する接触層１４を設けられる。それは陽極エ
ミッタとして作用する領域１２と陽極ベース領域１に属
する停止層３との間の短絡をも形成する。 ［００１６］ またここでも再び領域１１の十分なドーピングの際には
領域１１の生成後に陽極側の合金化（たとえばＡｌ−３
ｉ）が接触形成のため、またサイリスタと支持板−との
接続のために行われ得る。別の代替例と−して、Ａｌ−
３ｉ合金化の際に領域１２の形成のための工程は省略さ
れる。なぜならば、Ａ１による合金化がそれ自体で１つ
のｐドープされた層を生成するからである。 ［００１７］ この実施例においても停止層３の省略および反転ドーピ
ングを有する層順序が可能である。
【図面の簡単な説明】
【図１】 本発明の一実施例における一製造工程の半導体基体の正
面図である。
【図２】 本発明の一実施例における一製造工程の半導体基体の正
面図である。
【図３】 本発明の一実施例における一製造工程の半導体基体の正
面図である。
【図４】 本発明の一実施例における一製造工程の半導体基体の正
面図である。
【図５】 本発明の一実施例における一製造工程の半導体基体の正
面図である。
【図６】 本発明の一実施例における一製造工程の半導体基体の正
面図である。
【図７】 本発明の他の実施例における一製造工程の半導体基体の
正面図である。
【図８】 本発明の他の実施例における一製造工程の半導体基体の
正面図である。
【図９】 本発明の他の実施例における一製造工程の半導体基体の
正面図である。
【符号の説明】
陽極ベース領域 陰極ベース領域 停止層 領域 マスキング層 開口 凹み 領域 接触層 領域 領域 接触層
【書類名】
【図１】
【図２】
【図３】
【図４】 図面
【図５】
【図６】
【図７】
【図８】
【図９】

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】第１の導電形の陽極ベース領域と第２の導
    電形の陽極エミッタ領域とを有するサイリスタ内に陽極
    側短絡を形成するための方法において、ａ）第１の導電
    形の半導体基体内に陽極側に全面に第２の導電形の１つ
    の領域（４）が生成され、 ｂ）この領域が全面をマスキング層（５）により覆われ
    、ｃ）マスキング層がホトリトグラフにより構造化され
    、ｄ）半導体基体内に構造に相応して、第２の導電形の
    領域（４）を通過し陽極側のベース領域（１）まで到達
    する凹み（７）がエッチングされ、ｅ）凹みのなかに、
    陽極ベース領域（１）よりも高いドーピング濃度を有す
    る第１の導電形の領域（８）が生成され、 ｆ）マスキング層（５）が除去され、 ｇ）半導体基体の陽極側の表面が接触層（９）により覆
    われることを特徴とするサイリスタ内の陽極側短絡の形
    成方法。
  2. 【請求項２】第２の導電形の層が第１の導電形の領域の
    生成前に半導体基体内に打ち込まれることを特徴とする
    請求項１記載の方法。
  3. 【請求項３】第１の導電形の陽極ベース領域と第２の導
    電形の陽極エミッタ領域とを有し、陽極ベース領域が第
    １の低濃度にドープされた領域と、低濃度にドープされ
    た領域と陽極エミッタ領域（４）との間に位置している
    同一の導電形の第２のより高い濃度にドープされた領域
    （３）とから成っているサイリスタ内に陽極側短絡を生
    成するための請求項１または２記載の方法において、凹
    み（７）が、陽極ベース領域のより高い濃度にドープさ
    れた領域（３）まで到達するように、また凹みのなかに
    より高い濃度にドープされた領域（３）よりも高いドー
    ピングを有する第１の導電形の領域（８）が生成される
    ようにエッチングされることを特徴とする方法。
  4. 【請求項４】第１の導電形の陽極ベース領域と第２の導
    電形の陽極エミッタ領域とを有するサイリスタ内に陽極
    側短絡を形成するための方法において、ａ）第１の導電
    形の半導体基体が陽極側で全面をマスキング層（５）に
    より覆われ、 ｂ）マスキング層がホトリトグラフにより構造化され、
    ｃ）半導体基体内に構造に相応して、陽極ベース領域よ
    りも高いドーピングを有する第１の導電形の領域（１１
    ）が生成され、ｄ）構造化されたマスキング層（５）が
    除去され、ｅ）半導体基体内に陽極側に全面に、第１の
    導電形の領域（１１）よりも低いドーピングを有する第
    ２の導電形のドープされた領域（１２）が生成され、ｆ
    ）半導体基体の陽極側の表面が接触層（１４）により覆
    われることを特徴とするサイリスタ内の陽極側短絡の形
    成方法。
  5. 【請求項５】第２の導電形のドープされた領域および第
    １の導電形の領域が接触層の被覆前に半導体基体内に打
    ち込まれることを特徴とする請求項４記載の方法。
  6. 【請求項６】接触層が合金により作られることを特徴と
    する請求項１または４記載の方法。
  7. 【請求項７】ドープされた領域（１２）が、ドーピング
    物質を含有する接触層の被覆により作られることを特徴
    とする請求項４記載の方法。
  8. 【請求項８】陽極ベース領域（１）により高いドーピン
    グを有する停止層（３）が陽極側で続いている請求項４
    による方法において、ドープされた領域（１２）が停止
    層（３）の上に被覆されることを特徴とする方法。
JP2411230A 1989-12-19 1990-12-17 サイリスタ内の陽極側短絡の形成方法 Pending JPH04111443A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3941932A DE3941932A1 (de) 1989-12-19 1989-12-19 Verfahren zum herstellen von anodenseitigen kurzschluessen in thyristoren
DE3941932.0 1989-12-19

Publications (1)

Publication Number Publication Date
JPH04111443A true JPH04111443A (ja) 1992-04-13

Family

ID=6395807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2411230A Pending JPH04111443A (ja) 1989-12-19 1990-12-17 サイリスタ内の陽極側短絡の形成方法

Country Status (4)

Country Link
US (1) US5079175A (ja)
EP (1) EP0435021B1 (ja)
JP (1) JPH04111443A (ja)
DE (2) DE3941932A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264378A (en) * 1990-04-20 1993-11-23 Fuji Electric Co., Ltd. Method for making a conductivity modulation MOSFET
DE4431294A1 (de) * 1994-09-02 1996-03-07 Abb Management Ag Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016108B2 (ja) * 1978-09-14 1985-04-23 株式会社日立製作所 半導体装置の製造方法
JPS57117276A (en) * 1981-01-14 1982-07-21 Hitachi Ltd Semiconductor device
JPS58171857A (ja) * 1982-04-02 1983-10-08 Nec Corp サイリスタの製造方法
FR2542148B1 (fr) * 1983-03-01 1986-12-05 Telemecanique Electrique Circuit de commande d'un dispositif a semi-conducteur sensible du type thyristor ou triac, avec impedance d'assistance a l'auto-allumage et son application a la realisation d'un montage commutateur associant un thyristor sensible a un thyristor moins sensible
JPS60117665A (ja) * 1983-11-30 1985-06-25 Toshiba Corp サイリスタの製造方法
JPH0691244B2 (ja) * 1984-04-27 1994-11-14 三菱電機株式会社 ゲートターンオフサイリスタの製造方法
GB2164790A (en) * 1984-09-19 1986-03-26 Philips Electronic Associated Merged bipolar and field effect transistors
CH668505A5 (de) * 1985-03-20 1988-12-30 Bbc Brown Boveri & Cie Halbleiterbauelement.
JPH0715991B2 (ja) * 1985-06-12 1995-02-22 株式会社東芝 半導体装置の製造方法
US4918509A (en) * 1986-04-12 1990-04-17 Licentia Patent-Verwaltungs-Gmbh Gate turn-off thyristor
EP0313000B1 (de) * 1987-10-21 1998-05-06 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode
DE3742638A1 (de) * 1987-12-16 1989-06-29 Semikron Elektronik Gmbh Gto-thyristor
JP2706120B2 (ja) * 1988-02-12 1998-01-28 アゼア ブラウン ボヴェリ アクチェンゲゼルシャフト Ｇｔｏパワーサイリスタ
JPH01223767A (ja) * 1988-03-03 1989-09-06 Toshiba Corp ゲートターンオフサイリスタおよびその製造方法

Also Published As

Publication number Publication date
US5079175A (en) 1992-01-07
EP0435021A3 (en) 1992-04-15
EP0435021B1 (de) 1997-03-12
EP0435021A2 (de) 1991-07-03
DE59010670D1 (de) 1997-04-17
DE3941932A1 (de) 1991-06-20

Similar Documents

Publication Publication Date Title
US4502069A (en) Contact for an MIS-semiconductor component and method for manufacturing the same
US6770917B2 (en) High-voltage diode
JPH05347413A (ja) 半導体装置の製造方法
RU2274929C2 (ru) Полупроводниковый элемент и способ его изготовления
JPH0529342A (ja) パワーｍｉｓｆｅｔの製造方法
JPH04111443A (ja) サイリスタ内の陽極側短絡の形成方法
US5569613A (en) Method of making bipolar junction transistor
JPS635518A (ja) 半導体装置の製造方法
US8314002B2 (en) Semiconductor device having increased switching speed
US4974037A (en) Semiconductor arrangement with depletion layer majority carrier barrier
US6683328B2 (en) Power semiconductor and fabrication method
JPH09312397A (ja) 半導体装置およびその製造方法
JPH07273313A (ja) 陽極側ゲッタリングを有する半導体デバイス
JP2856166B2 (ja) Ｍｏｓｆｅｔおよびその製造方法
JPH04343479A (ja) 可変容量ダイオード
JP2656054B2 (ja) 半導体装置の製造方法
JPH05283715A (ja) 高安定ツェナーダイオード
JPH03240243A (ja) 電界効果型トランジスタの製造方法
JP2532392B2 (ja) 半導体装置の製造方法
JPH0555556A (ja) 静電誘導サイリスタの製造方法
KR20040006772A (ko) 반도체 소자 제조 방법
JPS61251082A (ja) 半導体装置
JPS61121359A (ja) 高速半導体装置の製造方法
JPS62158366A (ja) 超高周波パワ−トランジスタ
JPH05206264A (ja) 半導体基板におけるガードリング領域の形成方法