JPH0258862A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にデバイスの故障解
析に関する。

〔従来の技術〕

従来、半導体集積回路は、不良が発生した場合、機能及
び外部特性にて、故障解析を行っている。

〔発明が解決しようとする課題〕

上述した従来の半導体集積回路は不良が発生した場合、
機能及び外部特性にてチエツクするため、デバイス本来
の基本特性が確認できず、故障解析に時間を要したり、
デバイスの作り込みの良否判定にも、現状のチエツク方
法では、十分でないという問題がある。

〔課題を解決するための手段〕

本発明の半導体集積回路は、外部入力端子を設定し、そ
の端子電位を変えることにより、製品として使用してい
る端子を利用して、デバイスの基本特性が得られる単体
素子の測定ができる回路構成を有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例の回路図である。

半導体集積回路１は機能として数ピン−数士ピン使用す
る端子の中で、端子３，４と、新しく付加した端子２で
構成され、製品としての機能と、基本トランジスタ９と
を切換えるために、端子３にトランスミジョンゲート５
，６を構成し、端子４にトランスミジョンゲート７．８
を構成し、その制御を端子２で行うものである。

通常は、端子２はオープンになっており、集積回路内部
で抵抗１２により低電位（Ｖｓｓ）レベルに固定されて
いるため、インバータ１０の出力は高を位（ＶＤＤ）レ
ベルとなり、インバータ１１の出力はＶｓｓレベルにな
る。そのため、トランスミジョンゲート６．８がオン状
態となり、端子３゜４には各々図示しない内部回路から
の信号１３゜１４が出力され、製品としての機能が働く
。

次に、端子２をＶＤＤレベルにすると、インバータ１０
の出力はＶＳ９レベル、インバータ１１の出力は■ＤＤ
レベルとなるため、トランスミジョンゲート５，７がオ
ン状態となり、端子３には、トランジスタ９のドレイン
が接続され、端子４には、トランジスタ９のゲートが接
続される。従って端子３，４及び電源端子（Ｖｓｓ）に
よって、トランジスタ９の特性を測定することが可能と
なる。但し、次の条件を満足することが必要不可欠であ
る。

Ｒｓ　（ＲＧ Ｒ６は、トランスミジョンゲート５のオン抵抗、Ｒ８は
トランジスタ９のオン抵抗を示す。

第２図は本発明の他の実施例の回路図である。

本回路は第１図の抵抗・１２を取り除き、端子２からＶ
ＳＳへ電流が流れることを防止した回路構成である。

〔発明の効果〕

以上説明したように本発明は、外部入力端子を設定し、
その端子電位を変えることにより製品として機能する端
子を使用して製品本来の機能を損わずにデバイス本来の
基本特性が確認できるため、量産で１製品毎にデバイス
特性がモニターできると同時に、不良発生時の故障解析
が迅速にできる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す要部回路図、第２図は
他の実施例の回路図である。 １・・・・・・集積回路、２・・・・・・制御端子、３
〜４・・・・・・チエツク端子、５〜８・・・・・・ト
ランスミジョンゲート、９・・・・・・単体素子トラン
ジスタ、１０〜１１・・・・・・インバータ、１２・・
・・・・抵抗、１３〜１４・・・・・・製品本来の信号
ライン。

Claims (1)

【特許請求の範囲】
1. 　集積回路の機能として、デバイスの電気的特性を代表
   できる基本素子を内蔵し、集積回路の外部端子から前記
   基本素子に対し直接測定できる手段を設けたことを特徴
   とする半導体集積回路。