JPH0711641B2 - アクティブマトリックス基板 - Google Patents
アクティブマトリックス基板Info
- Publication number
- JPH0711641B2 JPH0711641B2 JP21101588A JP21101588A JPH0711641B2 JP H0711641 B2 JPH0711641 B2 JP H0711641B2 JP 21101588 A JP21101588 A JP 21101588A JP 21101588 A JP21101588 A JP 21101588A JP H0711641 B2 JPH0711641 B2 JP H0711641B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- signal line
- metal film
- signal lines
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、液晶表示パネルに用いられるアクティブマト
リックス基板に関するものである。
リックス基板に関するものである。
従来の技術 近年、産業機器の小型化にともない従来からの表示装置
に代わる薄型平面表示装置が要望されている。種々ある
平面表示装置の中で液晶を用いた表示装置は、消費電力
が少なく、フルカラー表示が容易である点などから注目
されている。特に、表示画素の一つ一つにスイッチング
素子を設けたアクティブマトリックス型液晶表示パネル
は表示画質が優れているため携帯用のテレビなどに応用
されている。
に代わる薄型平面表示装置が要望されている。種々ある
平面表示装置の中で液晶を用いた表示装置は、消費電力
が少なく、フルカラー表示が容易である点などから注目
されている。特に、表示画素の一つ一つにスイッチング
素子を設けたアクティブマトリックス型液晶表示パネル
は表示画質が優れているため携帯用のテレビなどに応用
されている。
第４図は従来のアクティブマトリックス基板の構成を示
す等価回路図である。第４図において、51は薄膜トラン
ジスタ、52は信号線をショート状態にするための金属膜
パターン、X1〜Xmは走査信号線、Y1〜Ynは映像信号線で
ある。ところが、アクティブマトリックス基板では、基
板の製造行程中に基板に帯電する静電気によってスイッ
チング素子や走査信号線と映像信号線の交差部分の絶縁
膜が破壊され、ショート状態になってしまうという問題
点があった。この静電気による絶縁膜の破壊防止対策と
して、従来では第４図に示すようにアクティブマトリッ
クス基板の全ての端子を金属膜パターン52でショートし
ておく方法が用いられていた。また、特開昭61−48978
号公報にみられるようにアクティブマトリックス基板の
走査信号線と映像信号線の片側だけをショートする方法
も提案されている。第５図にこの方法によるアクティブ
マトリックス基板の構成図を示す。
す等価回路図である。第４図において、51は薄膜トラン
ジスタ、52は信号線をショート状態にするための金属膜
パターン、X1〜Xmは走査信号線、Y1〜Ynは映像信号線で
ある。ところが、アクティブマトリックス基板では、基
板の製造行程中に基板に帯電する静電気によってスイッ
チング素子や走査信号線と映像信号線の交差部分の絶縁
膜が破壊され、ショート状態になってしまうという問題
点があった。この静電気による絶縁膜の破壊防止対策と
して、従来では第４図に示すようにアクティブマトリッ
クス基板の全ての端子を金属膜パターン52でショートし
ておく方法が用いられていた。また、特開昭61−48978
号公報にみられるようにアクティブマトリックス基板の
走査信号線と映像信号線の片側だけをショートする方法
も提案されている。第５図にこの方法によるアクティブ
マトリックス基板の構成図を示す。
発明が解決しようとする課題 しかしながら、第４図に示したような従来の静電気によ
る絶縁膜の破壊防止方法では、全ての端子がショートさ
れているためアクティブマトリックス基板の完成後、シ
ョート部分を切断するまで信号線の断線による断線欠
陥、隣合う走査信号線どうしや映像信号線どうしのショ
ート欠陥、走査信号線と映像信号線のショートといった
ショート欠陥を検査することはできなかった。また、第
５図に示す特開昭61−48978号公報による方法では断線
欠陥の検査は行なえるものの、やはり信号線のショート
部分を切断するまでは基板のショート欠陥の検査は行え
なかった。
る絶縁膜の破壊防止方法では、全ての端子がショートさ
れているためアクティブマトリックス基板の完成後、シ
ョート部分を切断するまで信号線の断線による断線欠
陥、隣合う走査信号線どうしや映像信号線どうしのショ
ート欠陥、走査信号線と映像信号線のショートといった
ショート欠陥を検査することはできなかった。また、第
５図に示す特開昭61−48978号公報による方法では断線
欠陥の検査は行なえるものの、やはり信号線のショート
部分を切断するまでは基板のショート欠陥の検査は行え
なかった。
本発明はかかる点に鑑みてなされたもので、静電気によ
る絶縁膜の破壊を防止し、欠陥検査が行えるアクティブ
マトリックス基板を提供することを目的としている。
る絶縁膜の破壊を防止し、欠陥検査が行えるアクティブ
マトリックス基板を提供することを目的としている。
課題を解決するための手段 本発明は上記した課題を解決するために、アクティブマ
トリックス基板のスイッチング素子の走査信号線、映像
信号線を１本おきに複数本ずつガラス基板上に生成した
金属膜で接続し、かつ、信号線の入力端子の外側に形成
した共通電極パターンと複数本ずつ接続した信号線群を
半導体膜で接続するように構成したものである。
トリックス基板のスイッチング素子の走査信号線、映像
信号線を１本おきに複数本ずつガラス基板上に生成した
金属膜で接続し、かつ、信号線の入力端子の外側に形成
した共通電極パターンと複数本ずつ接続した信号線群を
半導体膜で接続するように構成したものである。
作用 本発明は上記した構成により、アクティブマトリックス
基板における静電気による絶縁膜の破壊を防止すると共
に、信号線の断線欠陥検査と複数本ずつ接続した走査信
号線群と映像信号線群間のショート欠陥検査を行うこと
を可能とする。
基板における静電気による絶縁膜の破壊を防止すると共
に、信号線の断線欠陥検査と複数本ずつ接続した走査信
号線群と映像信号線群間のショート欠陥検査を行うこと
を可能とする。
実施例 以下、本発明の一実施例のアクティブマトリックス基板
について図面を参照しながら説明する。
について図面を参照しながら説明する。
第１図は本発明の一実施例におけるアクティブマトリッ
クス基板の構成図である。第１図において１は薄膜トラ
ンジスタ、２は走査信号線および映像信号線の入力端
子、３は走査信号線および映像信号線を複数本ずつショ
ートするための金属膜パターン、４は信号線の入力端子
の外側に共通電極として金属膜で形成した共通電極パタ
ーン、５は信号線を複数本ずつショートさせた金属膜パ
ターン３と共通電極パターン４を接続する半導体膜、X1
〜Xmは走査信号線、Y1〜Ynは映像信号線である。本実施
例では第１図に示すように走査信号線と映像信号線は１
本おきに金属膜パターン３に接続し、半導体膜５を介し
て共通電極パターン４に接続されている。
クス基板の構成図である。第１図において１は薄膜トラ
ンジスタ、２は走査信号線および映像信号線の入力端
子、３は走査信号線および映像信号線を複数本ずつショ
ートするための金属膜パターン、４は信号線の入力端子
の外側に共通電極として金属膜で形成した共通電極パタ
ーン、５は信号線を複数本ずつショートさせた金属膜パ
ターン３と共通電極パターン４を接続する半導体膜、X1
〜Xmは走査信号線、Y1〜Ynは映像信号線である。本実施
例では第１図に示すように走査信号線と映像信号線は１
本おきに金属膜パターン３に接続し、半導体膜５を介し
て共通電極パターン４に接続されている。
第２図は金属膜パターン２と共通電極金属膜パターン３
を第１図のＡ部の構造図であり、第３図は第２図のａ−
ａ′部における略断面図である。第２図、第３図で本実
施例の構造を説明する。信号線の入力端子２をガラス基
板10上に形成するときに同時に信号線をショートさせる
金属膜パターン３も形成しておく。次にスイッチング素
子を形成するときに同時に金属膜パターン３上に半導体
膜５を形成する。そして、最後に共通電極パターン４を
信号線の補強膜とする金属膜12を形成するときに同時に
形成する。半導体膜５は、数Ｖの電圧を印加して行なう
欠陥検査の時などには高い抵抗値をもっているが、静電
気によって数100〜数kVの高電圧が信号線に加わった場
合では十分低抵抗となって静電気による電流を共通電極
パターン４に流すことができる。
を第１図のＡ部の構造図であり、第３図は第２図のａ−
ａ′部における略断面図である。第２図、第３図で本実
施例の構造を説明する。信号線の入力端子２をガラス基
板10上に形成するときに同時に信号線をショートさせる
金属膜パターン３も形成しておく。次にスイッチング素
子を形成するときに同時に金属膜パターン３上に半導体
膜５を形成する。そして、最後に共通電極パターン４を
信号線の補強膜とする金属膜12を形成するときに同時に
形成する。半導体膜５は、数Ｖの電圧を印加して行なう
欠陥検査の時などには高い抵抗値をもっているが、静電
気によって数100〜数kVの高電圧が信号線に加わった場
合では十分低抵抗となって静電気による電流を共通電極
パターン４に流すことができる。
このように構成することでフォトマスクの枚数を増やす
ことなく静電気による絶縁膜破壊の防止対策を行うこと
ができる。また、第２図のｂ部で示す信号線と金属膜パ
ターン３の接続部分は検査終了後レーザ光線などで切断
しやすいように補強金属膜12を形成していない。
ことなく静電気による絶縁膜破壊の防止対策を行うこと
ができる。また、第２図のｂ部で示す信号線と金属膜パ
ターン３の接続部分は検査終了後レーザ光線などで切断
しやすいように補強金属膜12を形成していない。
次に本実施例による欠陥検査方法について説明する。信
号線の断線検査は、走査信号線、映像信号線とも片側の
端子は接続されていないので、金属膜パターン３と入力
端子２プローブ針を接続し、抵抗値を測定することで検
査することができる。隣合う信号線どうしのショート欠
陥検査は信号線が１本おきに金属膜パターン３に接続さ
れているため金属膜パターン３にプローブ針を接続し、
抵抗値を測定することで当該ブロック中でのショート欠
陥検査を行うことができる。また、走査信号線と映像信
号線間のショート欠陥検査は、各々の金属膜パターン３
は半導体膜５を介して接続しているので電気的に十分高
抵抗であり、走査信号線側の金属膜パターンと映像信号
線側の金属膜パターンにプローブ針を接続し、抵抗値を
測定することで当該ブロックの中でのショート欠陥検査
を行うことができる。
号線の断線検査は、走査信号線、映像信号線とも片側の
端子は接続されていないので、金属膜パターン３と入力
端子２プローブ針を接続し、抵抗値を測定することで検
査することができる。隣合う信号線どうしのショート欠
陥検査は信号線が１本おきに金属膜パターン３に接続さ
れているため金属膜パターン３にプローブ針を接続し、
抵抗値を測定することで当該ブロック中でのショート欠
陥検査を行うことができる。また、走査信号線と映像信
号線間のショート欠陥検査は、各々の金属膜パターン３
は半導体膜５を介して接続しているので電気的に十分高
抵抗であり、走査信号線側の金属膜パターンと映像信号
線側の金属膜パターンにプローブ針を接続し、抵抗値を
測定することで当該ブロックの中でのショート欠陥検査
を行うことができる。
発明の効果 以上の説明のように本発明は、アクティブマトリックス
基板のスイッチング素子の信号線を一本おきに複数本ず
つガラス基板上に生成した金属膜で接続し、かつ、信号
線の入力端子の外側に形成した金属膜のパターンと前記
複数本ずつ接続した信号線群を半導体膜で接続すること
で、静電気による絶縁膜破壊の保護を行うと共に、走査
信号線、映像信号線の断線欠陥検査やショート欠陥検査
を行うことが可能であるというすぐれた効果を有する。
基板のスイッチング素子の信号線を一本おきに複数本ず
つガラス基板上に生成した金属膜で接続し、かつ、信号
線の入力端子の外側に形成した金属膜のパターンと前記
複数本ずつ接続した信号線群を半導体膜で接続すること
で、静電気による絶縁膜破壊の保護を行うと共に、走査
信号線、映像信号線の断線欠陥検査やショート欠陥検査
を行うことが可能であるというすぐれた効果を有する。
第１図は本発明の一実施例におけるアクティブマトリッ
クス基板の構成図、第２図は第１図のＡ部の構造図、第
３図は第２図のａ−ａ′部における略断面図、第４図、
第５図は従来のアクティブマトリックス基板の構成を示
す構成図である。 １……薄膜トランジスタ、２……入力端子、３……金属
膜パターン、４……共通電極パターン、５……半導体
膜、X1〜Xm……走査信号線、Y1〜Yn……映像信号線。
クス基板の構成図、第２図は第１図のＡ部の構造図、第
３図は第２図のａ−ａ′部における略断面図、第４図、
第５図は従来のアクティブマトリックス基板の構成を示
す構成図である。 １……薄膜トランジスタ、２……入力端子、３……金属
膜パターン、４……共通電極パターン、５……半導体
膜、X1〜Xm……走査信号線、Y1〜Yn……映像信号線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭59−91479（ＪＰ，Ａ) 特開 昭62−297820（ＪＰ，Ａ) 特開 昭63−292113（ＪＰ，Ａ)
Claims (3)
- 【請求項１】ガラス基板上にスイッチング素子をマトリ
ックス状に配置したアクティブマトリックス基板であっ
て、前記スイッチング素子の信号線を１本おきに複数本
ずつ前記ガラス基板上に生成した金属膜で接続し、か
つ、前記信号線の入力端子の外側に形成した金属膜のパ
ターンと前記複数本ずつ接続した信号線群を半導体膜で
接続していることを特徴とするアクティブマトリックス
基板。 - 【請求項２】信号線の入力端子の外側に生成した金属膜
のパターンは、前記信号線のパターン幅より十分太くし
て共通電極としたことを特徴とする請求項（１）記載の
アクティブマトリックス基板。 - 【請求項３】スイッチング素子が二端子素子、あるい
は、薄膜トランジスタで構成されていることを特徴とす
る請求項（１）記載のアクティブマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21101588A JPH0711641B2 (ja) | 1988-08-25 | 1988-08-25 | アクティブマトリックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21101588A JPH0711641B2 (ja) | 1988-08-25 | 1988-08-25 | アクティブマトリックス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0259727A JPH0259727A (ja) | 1990-02-28 |
| JPH0711641B2 true JPH0711641B2 (ja) | 1995-02-08 |
Family
ID=16598931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21101588A Expired - Fee Related JPH0711641B2 (ja) | 1988-08-25 | 1988-08-25 | アクティブマトリックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0711641B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268522A (ja) * | 1988-09-02 | 1990-03-08 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
| JP2560606B2 (ja) * | 1993-05-31 | 1996-12-04 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| JP2820233B2 (ja) * | 1993-06-11 | 1998-11-05 | シャープ株式会社 | 表示装置の検査装置および検査方法 |
| JP2006126619A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| US20090128469A1 (en) * | 2005-11-10 | 2009-05-21 | Sharp Kabushiki Kaisha | Display Device and Electronic Device Provided with Same |
-
1988
- 1988-08-25 JP JP21101588A patent/JPH0711641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0259727A (ja) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06110069A (ja) | 電子部品の欠陥修復方法および欠陥修復装置 | |
| JPH0569410B2 (ja) | ||
| JP3241981B2 (ja) | 液晶表示装置 | |
| US4940934A (en) | Method of electrically testing active matrix substrate | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| JP3093739B2 (ja) | 液晶表示装置及びその製造方法並びに不良検査方法 | |
| JPH0711641B2 (ja) | アクティブマトリックス基板 | |
| JPH0711640B2 (ja) | アクティブマトリックス基板 | |
| JP3192236B2 (ja) | 電子映像装置 | |
| KR100296551B1 (ko) | 액정표시장치의불량검사방법 | |
| JP3162526B2 (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JPH0268522A (ja) | アクティブマトリックス基板 | |
| JPH04225317A (ja) | アクティブマトリックス液晶表示素子 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JP3327739B2 (ja) | アクティブマトリクス基板 | |
| JP2001264788A (ja) | 配線電極の接続方法、液晶表示装置用基板の製造方法と液晶表示装置用基板の欠陥修正方法、および液晶表示装置の製造方法、並びにそれに用いる加工装置 | |
| JPS6088985A (ja) | 行列型液晶表示パネル | |
| JPH02256028A (ja) | アクティブマトリックス基板 | |
| JP3162347B2 (ja) | マトリクス型表示装置用マトリクス基板 | |
| JPS5945992B2 (ja) | マトリクス駆動形素子の電極製造方法 | |
| JP2917656B2 (ja) | マトリクス型表示装置用マトリクス基板 | |
| JPH05323384A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |