JPH0259830A - エラートリガ発生回路 - Google Patents

エラートリガ発生回路

Info

Publication number
JPH0259830A
JPH0259830A JP63211876A JP21187688A JPH0259830A JP H0259830 A JPH0259830 A JP H0259830A JP 63211876 A JP63211876 A JP 63211876A JP 21187688 A JP21187688 A JP 21187688A JP H0259830 A JPH0259830 A JP H0259830A
Authority
JP
Japan
Prior art keywords
address
error
trigger pulse
program
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63211876A
Other languages
English (en)
Inventor
Yoshio Suemitsu
末光 義雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63211876A priority Critical patent/JPH0259830A/ja
Publication of JPH0259830A publication Critical patent/JPH0259830A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エラートリガ発生回路に関し、特にコンピュ
ータ応用装置において、エラー発生時の確認を容易なら
しめるために利用するエラートリガを、発生するアラ−
事象と同一表示画面に共存させて発生するエラートリガ
発生回路に関する。
〔従来の技術〕
従来、コンピュータ応用装置におけるエラー発生時の確
認方法としては、プログラムウオッチドックタイマやパ
リティチエツクあるいはファームウェアによる診断等、
内蔵する自己診断機能に依存して行なわれている。
〔発明が解決しようとする課題〕
上述した従来のエラー確認方法では、特定の機能グルー
プのエラー結果が判明するだけであり、ハードウェアと
ソフトウェアを合わせたエラーの根源の確認および発見
は困難であるという欠点がある。
また、発生したエラーの内容についても、上述した自己
診断機能では検出不可能なものや、どのプログラムに実
行中にエラーが発生したかが不明確なもの等があり、エ
ラー解決に多大の時間を要しているという欠点がある。
〔課題を解決するための手段〕
本発明の回路は、コンピュータ応用装置における処理プ
ログラムの実行アドレスを外部から設定するアドレス設
定手段と、前記アドレス設定手段で設定した設定アドレ
スの命令が実行されたとき前記設定アドレスと前記コン
ピュータ応用装置のプログラムカウンタによって指定さ
れるアドレスとの一致を判定するアドレス一致判定手段
と、前記アドレス一致判定手段でアドレスの一致が得ら
れたときトリガパルスを前記コンピュータ応用装置のエ
ラー事象と共在して表示しうるタイミングで発生するト
リガパルス発生手段とを備えて構成される。
〔実施例〕
次に図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例の構成図であり、発生エラー
を含むものと想定される処理プログラムの実行アドレス
を外部から設定するアドレス設定回路1、コンピュータ
応用装置の内蔵するプログラムカウンタ2、アドレス設
定回路1によって外部から設定された設定アドレスと内
部プログラムカウンタ2によって実行される実行アドレ
スとの一致を判別するアドレス一致判別回路3、アドレ
ス一致判定回路3で設定アドレスと実行アドレスが一致
したときトリガパルスを発生するトリガパルス発生回路
4を備えて構成され、他にオッシロスコープやロジック
アナライザ等の表示器5を併記して示す。
次に、第1図の実施例の動作について説明する。
本発明は、発生エラーを含むと想定される処理プログラ
ムの任意の実行アドレスを外部から設定し、この設定ア
ドレスの命令が実行されたときプログラムカウンタによ
る実行アドレスとの一致がとれれば外部にトリガパルス
を発生する。確認者は、このトリガパルスをオッシロス
コープやロジックアナライザ等の表示器に入力し、この
トリガパルス前後のエラー状態を確認することをその基
本的特徴としている。
第2図は第1図の実施例の動作を設定するためのタイミ
ングチャートである。以下、第2図を併用しつつ本実施
例の動作の説明の説明を続行する。
コンピュータ応用装置にエラー事象が発生したとき、こ
のエラー事象を発生させる関連処理プログラムの実行ア
ドレスをアドレス設定回路1により外部から設定する。
第2図(a)の外部設定アドレスnはこうして外部から
設定される実行アドレスであり、またエラー事象は2図
(e)に示す。
次に、処理プログラムが実行されアドレスnによって指
定される命令を実行する。これを第2図(b)のプログ
ラム実行アドレスで示す。アドレス一致判別回路3で2
図(a)の外部設定アドレスとの一致が検出される状態
を第2図(C)のアドレス一致■で示す。
プログラム実行アドレスと外部設定アドレスとの間で一
致が検出されると、これにより外部へ確認用トリガパル
スを発生させる。これはトリガパルス発生回路4で行な
われ、トリガパルスは2図(d)の■で示す。
第2図の内容は、たとえばロジックアナライザ等で視認
でき、第2付からも明らかな如く、このようにしてエラ
ー事象Oは、トリガパルス■に対してその生起タイミン
グが明確になり、従ってエラー事象@をもたらしたハー
ドウェア、もしくはソフトウェアの究明が著しく容易と
なる。
このようにして、エラーを含むと想定される処理プログ
ラムの実行アドレスを外部から指定し、そのアドレスの
実行命令をトリガとしてエラー事象を把握することによ
り、エラー根源の内部状態を確認することが可能となり
、コンピュータ応用装置の開発品検査段階における設計
不良及びプログラムバグによるエラー また装置運用段
階における部品劣化によるエラー等のエラー個所究明が
著しく容易かつ確実化される。
なお、上述した内容はエラーを含むと想定される処理プ
ログラムを対照として述べたが、エラー関連処理プログ
ラムが想定不可能な場合でも第2トリガパルスBが発生
するまで、設定アドレスを変換していき、両者の信号が
表示させた後、細部エラー個所究明を実施することで容
易に実施可能である。
〔発明の効果〕
以上説明したように、本発明は、コンピュータ応用装置
において、外部からプログラム実行アドレスを設定し、
プログラムカウンタの実行アドレスと一致するどきトリ
ガパルスを発生することにより、そのアドレスで指定さ
れる実行命令近傍の内部動作状態の確認を通してエラー
事象を著しく的確に確認することができるという効果が
ある。
ためのフローチャートである。
1・・・アドレス設定回路、2・・・プログラムカウン
タ、3・・・アドレス一致判別回路、4・・・トリガパ
ルス発生回路、5・・・表示器。

Claims (1)

    【特許請求の範囲】
  1. コンピュータ応用装置における処理プログラムの実行ア
    ドレスを外部から設定するアドレス設定手段と、前記ア
    ドレス設定手段で設定した設定アドレスの命令が実行さ
    れたとき前記設定アドレスと前記コンピュータ応用装置
    のプログラムカウンタによって指定されるアドレスとの
    一致を判定するアドレス一致判定手段と、前記アドレス
    一致判定手段でアドレスの一致が得られたときトリガパ
    ルスを前記コンピュータ応用装置のエラー事象と共在し
    て表示しうるタイミングで発生するトリガパルス発生手
    段とを備えて成ることを特徴とするエラートリガ発生回
    路。
JP63211876A 1988-08-25 1988-08-25 エラートリガ発生回路 Pending JPH0259830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63211876A JPH0259830A (ja) 1988-08-25 1988-08-25 エラートリガ発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63211876A JPH0259830A (ja) 1988-08-25 1988-08-25 エラートリガ発生回路

Publications (1)

Publication Number Publication Date
JPH0259830A true JPH0259830A (ja) 1990-02-28

Family

ID=16613082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63211876A Pending JPH0259830A (ja) 1988-08-25 1988-08-25 エラートリガ発生回路

Country Status (1)

Country Link
JP (1) JPH0259830A (ja)

Similar Documents

Publication Publication Date Title
JPH0259830A (ja) エラートリガ発生回路
JPH07334385A (ja) 保守診断機能の検証方法
JPH03184134A (ja) データ処理装置における擬似障害発生機構
US20250004911A1 (en) Method for testing a computer program
JPS61241672A (ja) Ic試験装置
JPH02272947A (ja) 障害監視方式
JPH0887426A (ja) 自己診断状況表示方式
JPS5939054B2 (ja) 診断方式
JPH10214205A (ja) モジュール検査装置
JPS5930153A (ja) 擬似障害設定処理方式
JPS63641A (ja) 命令の入力方式
JPS63106842A (ja) プログラム試験方式
JPH02190942A (ja) デバイスエラーを発生させて検証する装置
JPH04275638A (ja) 情報処理装置の試験方式
JPH04102128A (ja) 情報処理装置の試験装置
JPH02113345A (ja) 擬障発生方式
JPS61138184A (ja) テストプログラムによる試験機ハ−ドウエア確認方式
JPS62100844A (ja) 情報処理装置の試験方式
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPH02235150A (ja) 情報処理装置
JPH11191072A (ja) デバッグのブレイク処理方法及びデバッグ処理装置
JP2001022610A (ja) データ処理装置の論理シミュレーション方式
JPH08305608A (ja) デバッグ装置
JPS59221754A (ja) デバグ方式
JPH06259283A (ja) プログラム開発支援装置