JPH0260232A - A/d conversion circuit - Google Patents

A/d conversion circuit

Info

Publication number
JPH0260232A
JPH0260232A JP21171188A JP21171188A JPH0260232A JP H0260232 A JPH0260232 A JP H0260232A JP 21171188 A JP21171188 A JP 21171188A JP 21171188 A JP21171188 A JP 21171188A JP H0260232 A JPH0260232 A JP H0260232A
Authority
JP
Japan
Prior art keywords
converter
conversion circuit
signal
memory
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21171188A
Other languages
Japanese (ja)
Inventor
Makoto Ono
尾野 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21171188A priority Critical patent/JPH0260232A/en
Publication of JPH0260232A publication Critical patent/JPH0260232A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、A/D変換回路に関し、特にアナログ信号
をディジタル信号に変換する際に高速でかつ広ダイナミ
ツクレンジをもって変換を行うA/D変換回路に関する
ものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an A/D conversion circuit, and particularly to an A/D conversion circuit that converts an analog signal into a digital signal at high speed and with a wide dynamic range. This relates to conversion circuits.

〔従来の技術〕[Conventional technology]

第5図は、従来のA/D変換回路を示すもので、図にお
いて1は12bitA/D変換回路で、入力するアナロ
グ信号を直接サンプリングして、゛ディジタル信号に変
換して出力するものである。この方式はダイナミックレ
ンジの大きいA/D変換器、つまり高いビット数のA/
D変換器が必要である。
Figure 5 shows a conventional A/D conversion circuit. In the figure, 1 is a 12-bit A/D conversion circuit that directly samples the input analog signal, converts it into a digital signal, and outputs it. . This method uses an A/D converter with a large dynamic range, that is, an A/D converter with a high number of bits.
A D converter is required.

次に動作について説明する。Next, the operation will be explained.

第5図の様に入力アナログ信号を直接12bitA/D
変換回路6に入力し、入力信号を直接サンプリングする
ことにより、ディジタル信号を出力する。
As shown in Figure 5, the input analog signal is directly converted to 12bit A/D.
The input signal is input to the conversion circuit 6 and a digital signal is output by directly sampling the input signal.

第6図はそのサンプリング方法を示したものであり、入
力アナログ信号の全振幅をn −1+  fl +n+
lの間隔でサンプリングし、V 1%−1+  V、1
rV、。、という振幅をディジタル信号として出力する
。このサンプリング方式は、第6図に示す様にn−n+
1のサンプリング間隔に対し、V 11@IIKのダイ
ナミックレンジが必要で、A/D変換回路6は高いビッ
ト数が必要となるため必然的に低速になるものであった
Figure 6 shows the sampling method, where the total amplitude of the input analog signal is n −1+ fl +n+
sampled at intervals of l, V 1% - 1 + V, 1
rV,. , is output as a digital signal. This sampling method is as shown in Figure 6.
For a sampling interval of 1, a dynamic range of V 11@IIK is required, and the A/D conversion circuit 6 requires a high number of bits, so it is inevitably slow.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のA/D変換回路は以上の様に構成されているので
、入力したアナログ信号をサンプリングするには広ダイ
ナミツクレンジのA/D変換回路が必要で、そのために
はA/D変換器のビット数を上げなければならず、A/
D変換器のビット数を上げると回路の応答速度が遅くな
るという問題があった。
Conventional A/D conversion circuits are configured as described above, so in order to sample the input analog signal, an A/D conversion circuit with a wide dynamic range is required. The number of bits must be increased, and A/
There is a problem in that increasing the number of bits in the D converter slows down the response speed of the circuit.

この発明は上記の様な問題点を解消するためになされた
もので、高速でA/D変換できるとともに広ダイナミツ
クレンジのA/D変換回路を提供することを目的とする
The present invention was made to solve the above-mentioned problems, and it is an object of the present invention to provide an A/D conversion circuit that can perform A/D conversion at high speed and has a wide dynamic range.

〔課題を解決するための手段〕 この発明に係るA/D変換回路は、A/D変換を高速に
するために少ないビット数のA/D変換器を用い、A/
D変換したデータをメモリに入れておき、これのD/A
変換信号とサンプリングする入力信号との差をとり、こ
れをA/D変換することによって、狭いダイナミックレ
ンジのA/D変換器でも見かけ上広いダイナミックレン
ジのA/D変換器と同等の能力を保育するA/D変換回
路を構成するようにしたものである。
[Means for Solving the Problems] An A/D conversion circuit according to the present invention uses an A/D converter with a small number of bits in order to speed up A/D conversion.
Store the D-converted data in memory and use the D/A
By taking the difference between the converted signal and the input signal to be sampled and A/D converting it, even an A/D converter with a narrow dynamic range can apparently have the same ability as an A/D converter with a wide dynamic range. This configuration constitutes an A/D conversion circuit that performs the following steps.

〔作用〕[Effect]

この発明におけるA/D変換回路では、A/D変換を高
速にするために少ないビット数のA/D変換器を用い、
サンプリングしたデータをメモリに入れておき、サンプ
リングする信号との差をとるようにしたので、高速で広
ダイナミツクレンジのA/D変換を達成することができ
る。
The A/D conversion circuit in this invention uses an A/D converter with a small number of bits in order to speed up A/D conversion,
Since the sampled data is stored in the memory and the difference from the sampled signal is taken, high-speed, wide dynamic range A/D conversion can be achieved.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例によるA/D変換回路を示し
、図において、入力アナログ信号■7が加算器4に入力
し、ビット数の少ない3bitA/D変換器1に入力さ
れる。9bitA/D変換器1でサンプリングされたデ
ィジタル信号は、加算器4を経てメモリ3に入力される
。メモリ3はサンプリングごとに記憶を行う様になって
おり(但し一番初めは、初期値を記憶させており)、新
しい入力アナログ信号v1.1が入ってくるとメモ+7
3で記憶したディジタル信号v7が9bitのD/A変
換器2に送られ、アナログ信号v7に変えられ、加算器
4へ入力される。ここで入力アナログ信号V□、との減
算が行われ、その差分だけを8bitA/D変換器1で
A/D変換するものである。A/D変換後、再びメモリ
3からのディジタル信号v7と加算することにより、必
要とするディジタル信号V n+1を出力するものであ
る。
FIG. 1 shows an A/D conversion circuit according to an embodiment of the present invention. In the figure, an input analog signal 7 is input to an adder 4 and then to a 3-bit A/D converter 1 having a small number of bits. The digital signal sampled by the 9-bit A/D converter 1 is input to the memory 3 via the adder 4. Memory 3 is designed to store data every time it is sampled (however, at the very beginning, the initial value is stored), and when a new input analog signal v1.1 is received, Memo +7 is stored.
The digital signal v7 stored in step 3 is sent to the 9-bit D/A converter 2, converted into an analog signal v7, and input to the adder 4. Here, subtraction with the input analog signal V□ is performed, and only the difference is A/D converted by the 8-bit A/D converter 1. After the A/D conversion, the required digital signal V n+1 is output by adding it again to the digital signal v7 from the memory 3.

次に作用、動作について説明する。Next, the function and operation will be explained.

第1図において、入力アナログ信号v7が8bitA/
D変換器1でサンプリングされディジタル信号としてメ
モリ3に記憶される。次の入力アナログ信号V Riv
 Iが加算器4に入力すると、メモ+73に入っていた
ディジタルデータは3bitのD/A変換器2に送られ
、アナログ信号v7にかえられ、入力アナログ信号V、
+、との差分l v、、+−v71が8 b i’ t
 A、/ D変換器1に入力される。
In Fig. 1, the input analog signal v7 is 8bitA/
The signal is sampled by the D converter 1 and stored in the memory 3 as a digital signal. Next input analog signal VRiv
When I is input to the adder 4, the digital data contained in the memo +73 is sent to the 3-bit D/A converter 2, where it is converted into an analog signal v7, and the input analog signal V,
+, the difference l v,, +-v71 is 8 b i' t
The signal is input to the A/D converter 1.

つまり、この発明では、A/D変換器lに入力される信
号はIV、%−r −v−1だけの振幅でよく、低いビ
ット数のA/D変換器、いわゆる高速のA/D変換器で
十分なダイナミックレンジがとれるものである。上記ア
ナログ信号1va−+  v−は8bitA/D変換器
1でA/D変換され、その出力ディジタル信号は加算器
4に入力し、メモリ3の記憶データlV、lと加算され
、ディジタル信号1v7.I 1として、出力される。
That is, in this invention, the signal input to the A/D converter l only needs to have an amplitude of IV,%-r-v-1, and the signal input to the A/D converter l needs to have an amplitude of only IV,%-r-v-1. The device should be able to provide a sufficient dynamic range. The analog signal 1va-+v- is A/D converted by an 8-bit A/D converter 1, and the output digital signal is input to an adder 4, where it is added to the data lV, l stored in the memory 3, and the digital signal 1v7. It is output as I1.

本実施例のA/D変換回路のダイナミックレンジは、第
2図の様に最小の入力アナログ信号V a i nから
最大の入力アナログ信号vanヨまでの振幅■。
As shown in FIG. 2, the dynamic range of the A/D conversion circuit of this embodiment is the amplitude ■ from the minimum input analog signal V a in to the maximum input analog signal V a i n .

があれば、見かけ上vl  ’の入力振幅をもったA/
D変換器と同等のダイナミックレンジを持つこととなる
。つまり高速(低いビット数)のA/D変換器で、広ダ
イナミツクレンジのA/D変換を達成できることとなる
, A/ with an apparent input amplitude of vl'
It has a dynamic range equivalent to that of a D converter. In other words, A/D conversion with a wide dynamic range can be achieved with a high-speed (low bit number) A/D converter.

なお上記実施例では、入力アナログ信号のメモリは、あ
る決まった時間の入力アナログ信号のみを記憶するもの
として示したが、第3図に示す様にメモリSを多数組み
合わせることによって、パルスレーダの応答信号を検出
し、該応答信号のA/D変換を行うものにも適用でき、
これにおいても同様の効果を奏する。
In the above embodiment, the input analog signal memory is shown as storing only input analog signals at a certain fixed time, but by combining a large number of memories S as shown in FIG. 3, the response of the pulse radar can be adjusted. It can also be applied to a device that detects a signal and performs A/D conversion of the response signal,
Similar effects can be achieved in this case as well.

即ち、第3図に示す本発明の他の実施例において、メモ
リ (Ro、Rr、Rz、・・・Rk)を多数組み合わ
せたメモリ5を用い、第4図に示すパルスレーダのビデ
オ検出において送信パルスP1のエコーの振幅を各メモ
リ (Re、Rr 、RZ+ ・・・R,)に、例えば
応答時間11秒後の振幅P。
That is, in another embodiment of the present invention shown in FIG. 3, a memory 5 in which a large number of memories (Ro, Rr, Rz, . . . Rk) are combined is used to transmit data in the video detection of the pulse radar shown in FIG. The amplitude of the echo of the pulse P1 is stored in each memory (Re, Rr, RZ+...R,), for example, the amplitude P after a response time of 11 seconds.

についてはメモリRxに記憶させておくようにすること
により、例えば送信パルスPtのt1秒後のエコーPg
  ′の振幅は、その振幅とメモリRxに記憶したP、
′の振幅との差分のみをA/D変換すればこれを得るこ
とができ、上記パルスレーダの応答信号のA/D変換出
力を得ることができる。
For example, the echo Pg after t1 seconds of the transmitted pulse Pt can be stored in the memory Rx.
The amplitude of ' is determined by the amplitude and P stored in the memory Rx,
This can be obtained by A/D converting only the difference with the amplitude of ', and the A/D conversion output of the response signal of the pulse radar can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、A/D変換器のビッ
ト数を少なくし、かつメモリのループを構成するように
したので、高速で、広ダイナミツクレンジのA/D変換
回路が得られる効果がある。
As described above, according to the present invention, since the number of bits of the A/D converter is reduced and the memory loop is configured, a high speed, wide dynamic range A/D conversion circuit can be obtained. It has the effect of

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるA/D変換回路を示
す図、第2図はこの発明による入力アナログ信号のサン
プリング方法を示す図、第3図はこの発明の他の実施例
によるA/D変換回路を示す図、第4図はこの発明の他
の実施例のパルス例と応答信号の関係を示す図、第5図
は従来のA/D変換回路を示す図、第6図は従来のサン
プリング方法を示す図である。 1・・・8bit  (ビット数の少ない)A/D変換
回路、2・・・8bitD/A変換回路、3・・・メモ
リ、4・・・加算器、5・・・多数組み合わせたメモリ
、6・・・12bitA/D変換回路。 なお図中同一符号は同−又は相当部分を示す。
FIG. 1 is a diagram showing an A/D conversion circuit according to one embodiment of the present invention, FIG. 2 is a diagram showing a sampling method of an input analog signal according to the present invention, and FIG. 3 is a diagram showing an A/D conversion circuit according to another embodiment of the present invention. 4 is a diagram showing a relationship between a pulse example and a response signal in another embodiment of the present invention, FIG. 5 is a diagram showing a conventional A/D conversion circuit, and FIG. 6 is a diagram showing a conventional A/D conversion circuit. FIG. 2 is a diagram showing a conventional sampling method. 1...8 bit (small number of bits) A/D conversion circuit, 2...8 bit D/A conversion circuit, 3...Memory, 4...Adder, 5...Memory combined with many, 6 ...12bit A/D conversion circuit. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] (1)アナログ信号をディジタル信号に変換するA/D
変換回路において、 ビット数の少ないA/D変換器と、 前回の出力ディジタル信号を記憶するメモリと、該メモ
リの出力をD/A変換するD/A変換器と、 入力アナログ信号から上記D/A変換器の出力を減算し
上記ビット数の少ないA/D変換器に入力する加算器と
、 上記A/D変換器の出力と上記メモリの出力とを加算し
出力ディジタル信号とする加算器とを備えたことを特徴
とするA/D変換回路。
(1) A/D that converts analog signals to digital signals
The conversion circuit includes an A/D converter with a small number of bits, a memory that stores the previous output digital signal, a D/A converter that converts the output of the memory to D/A, and a D/A converter that converts the input analog signal to the above D/A. an adder that subtracts the output of the A converter and inputs it to the A/D converter with a small number of bits; and an adder that adds the output of the A/D converter and the output of the memory to produce an output digital signal. An A/D conversion circuit comprising:
JP21171188A 1988-08-25 1988-08-25 A/d conversion circuit Pending JPH0260232A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21171188A JPH0260232A (en) 1988-08-25 1988-08-25 A/d conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21171188A JPH0260232A (en) 1988-08-25 1988-08-25 A/d conversion circuit

Publications (1)

Publication Number Publication Date
JPH0260232A true JPH0260232A (en) 1990-02-28

Family

ID=16610333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21171188A Pending JPH0260232A (en) 1988-08-25 1988-08-25 A/d conversion circuit

Country Status (1)

Country Link
JP (1) JPH0260232A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124847A (en) * 2009-12-11 2011-06-23 Nippon Ceramic Co Ltd Amplifier of output of resistance-type infrared sensor
JP2015141174A (en) * 2014-01-30 2015-08-03 パナソニック株式会社 Radar system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124847A (en) * 2009-12-11 2011-06-23 Nippon Ceramic Co Ltd Amplifier of output of resistance-type infrared sensor
JP2015141174A (en) * 2014-01-30 2015-08-03 パナソニック株式会社 Radar system
US9880276B2 (en) 2014-01-30 2018-01-30 Panasonic Corporation Radar device

Similar Documents

Publication Publication Date Title
JP2573850B2 (en) Analog-to-digital converter
JPH03190430A (en) analog to digital converter
JPS6213124A (en) Method of analog-digital conversion
US4594576A (en) Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion
JPH0260232A (en) A/d conversion circuit
JPH04312020A (en) Analog-digital converter
GB1266047A (en)
JPH0446016B2 (en)
JPH0637643A (en) ADM signal processing device
JPS6126978Y2 (en)
JPH0389627A (en) Digital/analog converter
JPH08335883A (en) ADM signal processing device
JP2594023Y2 (en) Signal delay device
JPS63182915A (en) Analog-to-digital converter
JPS58105399A (en) Movement equalizing circuit
JP3185009B2 (en) PCM signal average value calculation circuit
JP2790460B2 (en) DC suppression device
JPH0243877A (en) Gradation converter
JPH01319330A (en) AD converter
JPH05152951A (en) Analog digital conversion method
JPH0377691B2 (en)
JPH07123214B2 (en) D / A converter
JPS59172104A (en) Digital data envelope controlling circuit
JPH0697826A (en) A/d conversion circuit for image signal
JPS5950613A (en) Analog-digital converter