JPH0261019B2 - - Google Patents

Info

Publication number
JPH0261019B2
JPH0261019B2 JP56040002A JP4000281A JPH0261019B2 JP H0261019 B2 JPH0261019 B2 JP H0261019B2 JP 56040002 A JP56040002 A JP 56040002A JP 4000281 A JP4000281 A JP 4000281A JP H0261019 B2 JPH0261019 B2 JP H0261019B2
Authority
JP
Japan
Prior art keywords
electrode
selectively formed
liquid crystal
semiconductor element
multilayer semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56040002A
Other languages
English (en)
Other versions
JPS57154280A (en
Inventor
Kyohiro Kawasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56040002A priority Critical patent/JPS57154280A/ja
Publication of JPS57154280A publication Critical patent/JPS57154280A/ja
Publication of JPH0261019B2 publication Critical patent/JPH0261019B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 本発明は液晶を用い画像表示装置に関するもの
であり、非線形素子として方向性の半導体バリス
タを内蔵させることにより多重表示を可能ならし
めるとともに製造工程の簡単なテレビジヨン画像
表示装置を得ることを目的とする。さらに前記テ
レビジヨン画像表示装置をカラー化するために透
過の液晶画像表示装置を提供することも本発明の
別の目的である。
単純マトリクス表示、すなわち走査電極と信号
電極とが交差する領域を絵素とする構成のマトリ
クス表示では液晶の光学的な反応が電圧に対して
急峻なしきい値特性を持たないために多重(多
行)表示が困難であり、クロストークなしには画
像表示はできなかつた。2周被駆動や2重さらに
4重マトリクス表示では見掛け上の走査電極数が
減少して画像表示も可能となるが、高いコントラ
スト比や速い応答速度を有することまではでき
ず、また高解像度を得るために走査線の数を増す
ことができないという本質的な制限を避けること
は無理である。
単位絵素に急峻なしきい値特を有する制御素子
を付加することによりクロストークを抑制し、蓄
積用コンデンサを付加することにより液晶セルの
駆動デユーテイ比を100%に近づけることができ
て高いコントラスト比を有する液晶デイスプレイ
を実現することがすでにブロデイらによつて提案
されている。
制御素子としてMOSトランジスタを組み込ん
だものは理想的な構成となるために早くから注目
されていた。しかしながら液晶デイスプレイの大
型化および高解像度を実現するためには、例えば
絵素数が240×240で画面サイズが2インチ程度で
あつても3インチウエーハからたつた1枚しか得
られないために歩留りの点からはコスト高になら
ざるを得ない。また240×240もの多くの絵素を無
欠陥で作製するのは困難であつた。近年、LSIを
始めとする半導体装置の製造技術の進歩によつて
単結晶シリコン基板上に無欠陥でしかもMOSト
ランジスタの特性が揃つた半導体アレイが開発さ
れて液晶テレビが実現したわけであるが、高度管
理された半導体プロセスを使用するため半導体ア
レイはコスト高にならざるを得ず、また単結晶シ
リコン基板が可視光に対して不透明であるために
反射型の液晶テレビしか得られず、カラー化への
見通しはたつていない。
一方、ガラス板のような光透過性基板上に
TFT(Thin−Film−Transistor:薄膜トランジ
スタ)を組み込もうとする試みも活発である。し
かしながら、ガラス板上に作製されるTFTは当
然多結晶またはアモルフアス状の半導体からなる
わけで、キヤリアの移動度は小さく、また低温工
程では良好なゲート酸化膜が得られないために現
状では試作されたTFTアレイはいずれも100素子
程度の実験室モデルの小型であり、しかも駆動に
は数10V以上の高電圧が必要である。単結晶シリ
コンアレイに置き換えて使用されるようになるた
めには特性の著しい改善と大面積化への取組みが
必要であろう。
この他にも制御素子としてバリスタを使用した
例も知られている。バリスタも急峻なしきい値を
有する両方向性の素子であるが、しきい値電圧が
数10Vと高いものでは駆動電圧が高くなつてしま
うし、しきい値電圧が低いものは特性が揃いにく
くなる性質がある。安価なバリスタの作製には
1000℃以上の高温焼結が必要で、バリスタ自身を
基板とせざるを得ず、さらにバリスタ材は不透明
なものが大部分でしかも比誘電率が大きいために
反射型の液晶表示装置しか得られないといつた欠
点がある。
しきい値電圧が5V程度のゼナーダイオードを
2個逆方向に直列に接続することにより両方向性
のバリスタを得ることは可能である。しかしなが
らゼナーダイオードは不純物濃度が1018/cm3以上
の半導体pn接合素子であるから集化にあたつて
は高度の拡散技術が要求されるし、また特性を揃
えることが困難である。
本発明は上記した問題点に鑑み、なされたもの
であり、製造プロセスを簡易化することによりコ
ストの低減を計るとともに液晶画像表示装置を透
過型としてカラー化を可能ならしめることを目的
とする。本発明の要点は非単結晶シリコンよりな
る多層構造の双方向性半導体バリスタの導入にあ
り、以下図面とともに本発明の実施例について説
明する。
本発明は500℃以下の低温で堆積の可能なアモ
ルフアスシリコンよりなるシヨツトキダイオード
を2個逆方向に直列接続して得られる半導体バリ
スタを制御素子として単位絵素に組み込むことに
より液晶画像表示装置の集積化を実現した。
第1図はn+nMnn+の多層構造の半導体バリス
タの電流I−電圧V特性を示すもので、しきい値
Vb=6Vで1μAのブレークダウン電流が流れ、0
〜6V間でのリーク電流は0.1nA以下であつた。ア
モルフアスシリコンnとシヨツトキ接合を形成す
る金属MはPt,Ir,Au,Rh,Pd,Ni,Cr,Al
の順にしきい値電圧がわずかに(Vb=6〜5.5V)
変化するが、これは仕事関数の差によるものであ
る。シヨツトキ接合を形成するアモルフアスシリ
コンn層の不純物濃度によつてしきい値電圧は大
きく変化し、例えば不純物濃度が1.5×1017〜1.5
×1018/cm3のときにVb=16〜6Vと変化するが、
これは第1図に特性が示されたバリスタの逆方向
のブレークダウン特性を利用しているからであ
る。アモルフアスシリコン層nの厚みは必要とす
るVbによつて異なるが2000〜5000Åが最適であ
る。またn+層はシヨツトキダイオードと配線用
金属とのオーミツク接触を形成するためのバツフ
ア層であるから厚みは500Åもあれば十分である
が不純物濃度は1018/cm3以上必要である。
アモルフアスシリコンの堆積グロー放電法、反
応性スパツタ法、CVD法によつて可能であるが
堆積時の温度が300℃以下に限定されるような場
合は原料ガスに注意する必要がある。原料ガスと
してはSiH4,Si2H6を用い、不純物としては、例
えばPH3ガスを数%以下混入すればよい。周知の
ように大量のH2ガスを含んだ雰囲気中で反応さ
せることによりトラツプ密度の低い良質なアモル
フアスシリコン膜が得られる。なお、前記半導体
バリスタの断面積は10μm×10μmである。
前記半導体パリスタを制御素子として単位絵素
内に配置してマトリクス表示を行なうためには半
導体バリスタを通して蓄積用コンデンサ映像信号
が書き込まれる必要があり、そのために第2図、
第9図、第12図、第15図の4種類の配置と等
価回路が考えられ、共通点は半導体バリスタ1と
蓄積用コンデンサ2が直列に接続されることであ
る。なお、3は液晶セルであり、また4,5はそ
れぞれ走査電極線、信号電極線である。
映像信号の書き込みは第3図に示すタイミング
で行なわれる。いま走査信号の振幅をVs(6V一
定)、映像信号の振幅をVd(0〜6V)とし、半導
体バリスタの1しきい値電圧をVb=6Vとする。
選択行では蓄積用コンデンサ2の電圧をVcとす
ると、 S+Vd=Vb+Vc に従つて映像信号の変化Vd=0〜−6Vに対して
Vc=0〜6Vに充電される。非選択行ではVs=0
であるから半導体バリスタ1は導通せず、書き込
みは行なわれない。またVb〓|Vc|であるから
クロストークも発生しない。液晶セル3に蓄積用
コンデンサ2から与えられる電圧を逆転して交流
駆動するためには1画面相当分の走査(T1
1/60秒)が終了毎に走査信号と映像信号の極性
を反転すれば良い。なお、第9図の変形である第
12図については別に第13図、第14図で示す
交流駆動方法があり後述する。
絵素数が、例えば240×240である場合には走査
信号のパルス幅はT2=1/60×240=60μsecが与
えられる。一方、半導体バリスタがブレークダウ
ンを生じて導通し、1μAの電流が流れるとすれ
ば、蓄積用コンデンサ2の容量を4PFとしVc=
6Vに充電する場合にその充電時間は T′=4PF×6V/1μA=24μsec となり、書き込み時間T2より短かい時間で蓄積
用コンデンサ2は十分に充電される。一方、非書
き込み時には蓄積用コンデンサ2は液晶セル3の
抵抗例えばRLC=6GΩによつて時定数τ=CRLC
24m secで放電していくので1走査が終つたとき
には exp(−T1/τ)=exp(−16.7/24)=0.5 すなわち、蓄積用コンデンサ2の両端の電圧は
約半分に低下していることが分る。半導体バリス
タ1の非導通時のリーク電流(0.1nA)は液晶セ
ル3中を流れる平均の放電電流(0.7nA)より十
分小さいが、蓄積用コンデンサ2の放電の時定数
を短かくすることには注意すべきである。
蓄積用コンデンサ2の容量はC=4PFで液晶セ
ル3の容量は液晶層の厚みが数μmのときCLC
0.1〜0.2PFであるからC≫CLCとなつて第2図、
第12図と第9図、第15図との構成の差異は全
くない。
第3図に示したタイミングでは、例えばある走
査時にVd=6Vの映像信号が加わり、次の走査時
にVd=−2Vの映像信号が加わるとすると蓄積用
コンデンサ2には6/2=3Vの電位差が残つて
いるのでVs−Vc−Vd=6−3−(−2)=5<
Vbとなつて半導体バリスタ1は導通しない。
Vd=−3〜−6Vでなければ次の走査時に書き
込みが行われないことが分る。実際の液晶セル3
では6Vで光学的反応量(反射度や透過度)が飽
和するとすれば、光学的反応が始まるしきい値電
圧VTが存在し、例えばVT=3Vであるとすれば映
像信号は3Vから6Vの振幅に全ての映像情報を含
ませればよく、Vd=3Vで黒レベル、Vd=6Vで
白レベルにすれば問題はない。
液晶セルのしきい値電圧VTが小さい場合やそ
の抵抗RLCが高く、蓄積用コンデンサ2の放電時
間が長くなつた場合は上述したような不都合が生
じるため第4図に示すようなパルス変調が好都合
である。この場合、映像信号電圧Vdの振幅は一
定であるため半導体バリスタ3は書き込み毎に必
らず導通する。蓄積用コンデンサ2に貯えられる
荷量は走査信パルスと映像信号パルスとの重なり
具合によつて決まるため映像信号のパルス幅T3
T4,T5は0からT2(60μsec)までの値を取る。
そしてQ=CVLCの関係からパルス幅に対応した
電荷が蓄積用コンデンサ2に貯えられて液晶セル
3に電圧を与えるのである。
以上述べたように本構成では半導体バリスタ1
を制御素子として用い、その急峻なしきい値特性
によつてクロストークを防止せしめ、また、しき
い値電圧の存在による蓄積用コンデンサ2を充電
するための電圧が高くなる欠点は走査信号と映像
信号とが逆位相に印加されることによつて避けら
れていることが分るであろう。
第5図は第2図に示される液晶画像表示装置を
集積化した場合の単位絵素の平面図であり、その
大きさは、例えば200×200μm2に選ばれる。第6
図、第7図はそれぞれ反射型および透過型の単位
絵素のA−A′線上の断面図である。まず第6図
の反射型から述べる。図中11は絶縁性基板で、
これはその表面が絶縁膜でおおわれている導電性
の基板でも差支えない。絶縁性基板11の一主面
上に走査電極12、例えば2000Åの厚みのAlが
選択的に被着形成される。ついで第1の絶縁膜1
3、例えば1000Åの厚みのSiO2が全面に被着さ
れ、この絶縁膜13上には例えば2000ÅのAlよ
りなる信号電極14が選択的に被着形成される。
その後アモルフアスシリコン、バリア金属、アモ
ルフアスシリコンの堆積を行ない、信号電極14
上にのみ選択的に多層半導体素子15を形成す
る。バリアス金属の厚みは1000Åもあれば十分で
ある。ひき続き全面に第2の絶縁膜16が被着さ
れ、多層半導体素子15上に開口部17が設けら
れる。図示はしないが走査電極12と信号電極1
4に外部信号を接続するために基板11の周辺部
で絶縁膜13および16の一部を除去する工程も
開口部17の形成と同時に行なわれる。多層半導
体素子15を完全におおうように、例えば2000Å
の厚みのAlよりなる絵素電極18を走査電極1
2上に選択的に被着形成したのち、一主面上の全
面にわたつて透明電極19が被着形成されたガラ
ス板20との間に液晶21を充填して本発明によ
る反射型の液晶画像表示装置が構成される。
透過型の場合には液晶セルを始めとする光路系
は全て光透過性でなければならなず、第6図と第
7図の比較より明らかなように、走査電極12′、
絵素電極18′は透明電極19と同様に光透過性
の例えばITO(Indium−Tin−Oxide)で構成さ
れ、もちろん絶縁性基板11′もガラス板などが
選ばれる。なお、SiO2よりなる絶縁膜13,1
6が光透過性であることは言うまでもない。多層
半導体素子15をおおうように、多層半導体素子
15と絵素電極18′との間に配置された小面積
の金属電極22は、金属よりなる信号電極14と
ともに多層半導体素子15を光シールドするため
には不可欠であり、この光シールドによつて多層
半導体素子15のOFF状態のリーク電流の増大
が阻止される。
第6図に示した反射型の場合、液晶21として
使用されるのはDSM(動的散乱)型かゲストホス
ト(2色性色素)型であり、画像のコントラスト
比を大きくするためには金属よりなる絵素電極1
8は反射率が高いことと、その表面がDSM型の
場合には平滑で鏡面であること、またゲストホス
ト型の場合には光散乱性であることが望ましいの
は言うまでもなかろう。
一方、第7図に示した透過型の場合には液晶2
1としてDSM型のゲストホスト型以外にもTN
(ツイストネマチツク)型の使用が可能である。
ただし、TN型を使用する場合には第8図に示す
ように2枚の偏光板23で透過型液晶画像表示装
置をはさみ、透過光の位相制御を行なう必要があ
る。
第6図、第7図の断面図からも分るように、絵
素電極18,18′は透明電極19、液晶21と
液晶セルを構成するとともに、第1、第2の絶縁
膜13,16を介して走査電極12,12′とコ
ンデンサを構成しているのが分る。
第9図は本発明の他の実施例を示す等価回路図
であり、集積化した場合の平面図および断面図は
第5図の場合と酷似している。なお断面のみ第1
0図、第11図に示す。ここで第10図は反射
型、第11図は透過型を示す。第6図と第10
図、また第7図と第11図の違いはガラス板20
の一主面上に被着された透明電極24にあり、第
6図、第7図においては一様に被着された全面電
極19であるのに対して、第10図、第11図に
おいては走査電極12と同様に帯状のパターンに
分割されて電極24となつていることにある。そ
して第1の走査電極12,12′と第2の走査電
極24とは外部で接続されて使用される。駆動方
法は第3図、第4図に示した通りである。
第12図は第9図の変形であるが、その断面構
成は第10図、第11図と全く同一である。蓄積
用コンデンサ2に接続される第1の走査電極4と
液晶セル2に接続される第2の走査電極25とを
独立させて別の走査信号を供給することにより第
3図、第4図に示した交流駆動とは異なつた原理
に基づく交流駆動が可能である。まず第13図の
振幅変調の場合であるが、書き込みの場合には第
1の走査信号Vsと映像信号Vdとが逆位相の場合
にのみ半導体バリスタ1が導通して蓄積用コンデ
ンサ2が充電されるようになつており、しかも各
フレーム(T1=1/60秒)毎にそれらの極性が
反転しない。したがつて蓄積用コンデンサ2はい
つも同じ極性で充電される。ところが第2の走査
信号は各フレーム毎にOまたは−Vzに変化する。
液晶セル3の放電中の電位は VLC=Vc−Vz であるのでVz=0,Vc=0〜6Vの場合にはVLC
=0〜6Vとなり、映像信号の極性を反転してVz
=6V,Vc=6〜0Vの場合にはVLC=0〜−6Vと
なりフレーム毎に液晶セル3の両端の電位が逆転
して交流駆動となることが分るであろう。第14
図のパルス幅変調の場合には映像信号のパルス幅
を変化させることにより、画像階調変化が同じく
交流駆動で行える。
第12図に示した画像表示装置は第2図、第9
図、第15図に示した画像表示装置に比べると、
駆動回路にもうひとつ走査信号発生回路が必要な
ものの、各駆動回路の出力振幅が|Vd|=|Vs
|=|Vz|=6Vと他の場合の2|Vs|=2|
Vd|=12Vに比べて小さく、駆動電力が少なく
てよい長所を有する。
第15図は本発明の他の実施例を示す等価回路
図であり、第16図は同じく単位絵素を集積化し
た場合の平面図であり、B−B′線上の断面図を
反射型、透過型の場合についてそれぞれ第17
図、第18図に示す。第17図の反射型では絶縁
性基板11の一主面上に第1の信号電極26が、
例えばAlで2000Åの厚みに選択的に被着形成さ
れ、ついで第1の絶縁膜13、例えば1000Åの厚
みのSiO2が全面に被着され、絶縁膜13上には
例えば2000Åの厚みのAlよりなる走査電極27
が選択的に被着形成される。そののち、走査電極
27上に多層半導体素子15を形成し、多層半導
体素子15上に開口部17を有する第2の絶縁膜
16が被着される。多層半導体素子15を完全に
おおうように、例えば2000Åの厚みのAlよりな
る絵素電極18を第1の信号電極26上に選択的
に被着形成したのちに、一主面上に透明導電性の
第2の信号電極28が選択的に形成されたガラス
板20との間に液晶21を充填して反射型液晶画
像表示装置が構成される。
一方、第18図の透過型の場合には前述したよ
うに第1の信号電極26′、絵素電極18′は透明
導電性のITOで形成され、絶縁性基板11′も光
透過性のガラス板が使用される。また、多層半導
体素子15上に光シールドのための金属電極22
が必要なことは言うまでもない。
以上述べたように本発明よる液晶画像表示装置
は、アモルフアスシリコン−金属−アモルフアス
シリコン構造よりなる対称的なシヨツトキバリア
ダイオードを制御素子として単位絵素内に配列し
ている。このような多層半導体素子は半導体とし
てアモルフアスシリコンを用いることによつて初
めて実現したもので、アモルフアスシリコンの堆
積・成長が300℃以下でなされるために配線用金
属やバリア金属と半導体が合金を形成しないこと
から可能なのであり、成長温度が数100℃を越え
る多結晶あるいは単結晶半導体では決して得られ
ない。さらにシヨツトキ接合がアモルフアスシリ
コンではさまれて外気にさらされることがないた
めに高い信頼性が得られることも明らかであろ
う。
このような理由から画像表示装置を構成する基
板に高価な石英やサフアイアなどを用いる必要は
なく、安価なガラス板で十分であり、高温電気炉
が不要なことから製造プロセス時間の圧縮ととも
に製造コストを下げることができる。また、カラ
ー化のための透過型液晶画像表示装置も容易に得
られるなどの優れた効果が得られるとともに、小
型から中型の薄型テレビの実現に大きく寄与する
ものである。
なお、アモルフアスシリコンよりなる多層半導
体素子については蒸着方法、蒸着条件あるいは水
素プラズマ処理などによつては一部が多結晶化す
ることもあるが本発明の適用が損なわれることは
全くなく、またしきい値電圧を低く設計したり電
流密度が低くてもよい場合はオーミツク接触を確
実にするためのn+バツフア層は不要である。
【図面の簡単な説明】
第1図は多層半導体素子によるバリスタ特性を
示す図、第2図、第9図、第12図、第15図は
おのおの本発明による液晶画像表示装置の等価回
路図、第3図、第4図、第13図、第14図は同
じく駆動時の走査信号と映像信号のタイミングを
示す図、第5図、第16図は同じく集積化された
場合の単位絵素の平面図、第6図、第7図、第8
図、第10図、第11図、第17図、第18図は
同装置の互いに異なる例の断面図である。 1……半導体バリスタ、2……蓄積用コンデン
サ、3……液晶セル、4……走査電極線、5……
信号電極線、11,11′……基板、12,1
2′……走査電極、13……絶縁膜、14……信
号電極、15……多層半導体素子、16……絶縁
膜、17……開口部、18,18′……絵素電極、
19……共通透明電極、20……ガラス板、21
……液晶、22……金属電極、23……偏光板、
24……走査電極、25……走査電極線、26,
26′……信号電極、27……走査電極、28…
…信号電極。

Claims (1)

  1. 【特許請求の範囲】 1 液晶セルと蓄積用コンデンサと半導体バリス
    タよりなる単位絵素を2次元のマトリクス状に配
    列した画像表示装置において、半導体バリスタが
    非単結晶シリコンで構成されるnMnまたは
    n+nMnn+のいずれかの多層半導体素子であるこ
    とを特徴とする液晶画像表示装置。 2 金属MがPt,Ir,Au,Rh,Pd,Ni,Cr,
    Alのうち少なくとも1つを含むことを特徴とす
    る特許請求の範囲第1項記載の液晶画像表示装
    置。 3 直列に接続された液晶セルと蓄積用コンデン
    サの接続点と信号電極線との間に多層半導体素子
    が接続され、前記蓄積用コンデンサの他端は走査
    電極線に接続されるとともに、前記液晶セルの他
    端が共通電極を構成することを特徴とする特許請
    求の範囲第1項記載の液晶画像表示装置。 4 直列に接続された多層半導体素子と蓄積用コ
    ンデンサの接続点と第1の走査電極線との間に液
    晶セルが接続され、前記多層半導体素子の他端は
    信号電極線に接続されるとともに、前記蓄積用コ
    ンデンサの他端は第2の走査電極線に接続される
    ことを特徴とする特許請求の範囲第1項記載の液
    晶画像表示装置。 5 並列に接続された液晶セルと蓄積用コンデン
    サの一端が信号電極線に接続され、他の一端は多
    層半導体素子を通して走査電極線に接続されるこ
    とを特徴とする特許請求の範囲第1項記載の液晶
    画像表示装置。 6 絶縁性基板上に走査電極が選択的に形成さ
    れ、前記走査電極を含んで前記絶縁性基板上の全
    面に被着された第1の絶縁膜上に金属よりなる信
    号電極が選択的に形成され、前記信号電極上に多
    層半導体素子が選択的に形成され、前記多層半導
    体素子上に開口部を有する第2の絶縁膜が全面に
    被着され、前記多層半導体素子を完全に含んで前
    記走査電極上に位置するように金属よりなる絵素
    電極が選択的に形成され、かつこれら各電極およ
    び絶縁膜を有する前記絶縁性基板と、一主面上に
    透明電極が全面にわたつて被着されたガラス板と
    の間に液晶が充填されてなる特許請求の範囲第3
    項記載の液晶画像表示装置。 7 光透過性絶縁性基板上に透明導電性の走査電
    極が選択的に形成され、前記走査電極を含んで前
    記絶縁性基板上の全面に被着された第1の光透過
    性絶縁膜上に金属よりなる信号電極が選択的に形
    成され、前記信号電極上に多層半導体素子が選択
    的に形成され、前記多層半導体素子上に開口部を
    有する第2の光透過性絶縁膜が全面に被着され、
    前記多層半導体素子を完全に含むように金属電極
    が選択的に形成されかつこの金属電極および前記
    走査電極上に位置するように透明導電性の絵素電
    極が選択的に形成され、かつこれら各電極および
    絶縁膜を有する前記光透過性絶縁性基板と、一主
    面上に透明電極が全面にわたつて被着されたガラ
    ス板との間に液晶が充填されてなる特許請求の範
    囲第3項記載の液晶画像表示装置。 8 絶縁性基板上に第1の走査電極が選択的に形
    成され、第1の走査電極を含んで前記絶縁性基板
    上の全面に被着された第1の絶縁膜上に金属より
    なる信号電極が選択的に形成され、前記信号電極
    上に多層半導体素子が選択的に形成され、前記多
    層半導体素子上に開口部を有する第2の絶縁膜が
    全面に被着され、前記多層半導体素子を完全に含
    んで第1の走査電極上に位置するように金属より
    なる絵素電極が選択的に形成され、かつこれら各
    電極および絶縁膜を有する前記絶縁性基板と、一
    主面上に透明導電性の第2の走査電極が選択的に
    形成されたガラス板との間に液晶が充填されてな
    る特許請求の範囲第4項記載の液晶画像表示装
    置。 9 光透過性絶縁性基板上に透明導電性の第1の
    走査電極が選択的に形成され、第1の走査電極を
    含んで前記絶縁性基板上の全面に被着された第1
    の光透過性絶縁膜上に金属よりなる信号電極が選
    択的に形成され、前記信号電極上に多層半導体素
    子が選択的に形成され、前記多層半導体素子上に
    開口部を有する第2の光透過性絶縁膜が全面に被
    着され、前記多層半導体素子を完全に含むように
    金属電極が選択的に形成されかつ前記金属電極お
    よび第1の走査電極上に位置するように透明導電
    性の絵素電極が選択的に形成され、かつこれら各
    電極および絶縁膜を有する前記光透過性絶縁性基
    板と、一主面上に透明導電性の第2の走査電極が
    選択的に形成されたガラス板との間に液晶が充填
    されてなる特許請求の範囲第4項記載の液晶画像
    表示装置。 10 絶縁性基板上に第1の信号電極が選択的に
    形成され、第1の信号電極を含んで前記絶縁性基
    板上の全面に被着された第1の絶縁膜上に金属よ
    りなる走査電極が選択的に形成され、前記走査電
    極上に多層半導体素子が選択的に形成され、前記
    多層半導体素子上に開口部を有する第2の絶縁膜
    が全面に被着され、前記多層半導体素子を完全に
    含んで第1の信号電極上に位置するように金属よ
    りなる絵素電極が選択的に形成され、かつこれら
    各電極および絶縁膜を有する前記絶縁性基板と、
    一主面上に透明導電性の第2の信号電極が選択的
    に形成されたガラス板との間に液晶が充填されて
    なる特許請求の範囲第5項記載の液晶画像表示装
    置。 11 光透過性絶縁性基板上に透明導電性の第1
    の信号電極が選択的に形成され、第1の信号電極
    を含んで前記絶縁性基板上の全面に被着された第
    1の光透過性絶縁膜上に金属よりなる走査電極が
    選択的に形成され、前記走査電極上に多層半導体
    素子が選択的に形成され、前記多層半導体素子上
    に開口部を有する第2の光透過性絶縁膜が全面に
    被着され、前記多層半導体素子を完全に含むよう
    に金属電極が選択的に形成されかつこの金属電極
    および第1の信号電極上に位置するように透明導
    電性の絵素電極が選択的に形成され、かつこれら
    各電極および絶縁膜を有する前記光透過性絶縁性
    基板と、一主面上に透明導電性の第2の信号電極
    が選択的に形成されたガラス板との間に液晶が充
    填されてなる特許請求の範囲第5項記載の液晶画
    像表示装置。
JP56040002A 1981-03-18 1981-03-18 Liquid crystal picture display unit Granted JPS57154280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56040002A JPS57154280A (en) 1981-03-18 1981-03-18 Liquid crystal picture display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56040002A JPS57154280A (en) 1981-03-18 1981-03-18 Liquid crystal picture display unit

Publications (2)

Publication Number Publication Date
JPS57154280A JPS57154280A (en) 1982-09-24
JPH0261019B2 true JPH0261019B2 (ja) 1990-12-18

Family

ID=12568703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56040002A Granted JPS57154280A (en) 1981-03-18 1981-03-18 Liquid crystal picture display unit

Country Status (1)

Country Link
JP (1) JPS57154280A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037525A (ja) * 1983-08-11 1985-02-26 Citizen Watch Co Ltd 表示パネルの駆動方法
JPS61269121A (ja) * 1985-05-24 1986-11-28 Sony Corp 液晶デイスプレイ装置
JPS6219953U (ja) * 1985-07-20 1987-02-06
JPS62134628A (ja) * 1985-12-06 1987-06-17 Nec Corp 蓄積コンデンサアドレスダイオ−ド型アクテイブマトリクス液晶表示装置とその駆動方法
JPS62227130A (ja) * 1986-03-28 1987-10-06 Nec Corp アクテイブマトリクス型液晶表示装置
JPH0827596B2 (ja) * 1986-12-02 1996-03-21 松下電器産業株式会社 アクテイブマトリツクスアレイの製造方法
JPS63148239A (ja) * 1986-12-12 1988-06-21 Nec Corp アクテイブマトリツクス型液晶表示装置

Also Published As

Publication number Publication date
JPS57154280A (en) 1982-09-24

Similar Documents

Publication Publication Date Title
US5828429A (en) Electro-optical device and method of driving with voltage supply lines parallel to gate lines and two transistors per pixel
US5220316A (en) Nonlinear resistor control circuit and use in liquid crystal displays
US6075580A (en) Active matrix type liquid crystal display apparatus with conductive light shield element
US6693301B2 (en) Electro-optical device and method of driving and manufacturing the same
JPH07120722A (ja) 液晶表示素子およびその駆動方法
US5204660A (en) Method and apparatus for driving liquid crystal display device
JPS6227709B2 (ja)
JP3165575B2 (ja) 光情報装置の製造方法
Wu High‐definition displays and technology trends in TFT‐LCDs
US7123230B2 (en) System and method for reducing off-current in thin film transistor of liquid crystal display device
JPH0261019B2 (ja)
US5748268A (en) Quasi-tiled active matrix display
JP2004126199A (ja) 液晶ディスプレイのディスプレイ回路構造
JPH0540280A (ja) カラー液晶表示パネル
EP0554061A1 (en) Liquid crystal display
JPS63101832A (ja) アクテイブ・マトリクス液晶表示装置
den Boer et al. Microelectronics in active-matrix LCDs and image sensors
JP2578941B2 (ja) アクティブマトリクス液晶表示装置の駆動方法
JP2578942B2 (ja) アクティブマトリクス液晶表示装置の駆動方法
JPH05110100A (ja) アクテイブマトリクス型液晶表示装置
Uchida et al. Liquid crystal television
Firester Active Matrix Liquid Crystal Display Technologies For Automotive Applications
JP3243582B2 (ja) アクティブマトリクス型液晶表示装置
JP2856789B2 (ja) アクティブマトリクス型液晶表示素子の駆動方法
Morozumi Active-matrix thin-film transistor liquid-crystal displays