JPH0262592A - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPH0262592A JPH0262592A JP63214314A JP21431488A JPH0262592A JP H0262592 A JPH0262592 A JP H0262592A JP 63214314 A JP63214314 A JP 63214314A JP 21431488 A JP21431488 A JP 21431488A JP H0262592 A JPH0262592 A JP H0262592A
- Authority
- JP
- Japan
- Prior art keywords
- display
- control circuit
- circuit
- ring oscillator
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン（ＴＶ）などの表示管面上に
文字又は記号を表示させる表示制御回路に関するもので
ある。
文字又は記号を表示させる表示制御回路に関するもので
ある。
第３５！Ｊは従来の表示制御回路の一例を示す回路図で
、表示制御回路（１）によって’Ｉ’ Ｖ １２１の画
面上に文字などを表示させるもので、表示制御回路（１
）は、水晶振動子又はセラきツク振動子で発振する発振
回路（３）と、ＴＶｔ２）への表示を行う表示回路（４
）と、水平同期信号Ｈｓｙを一人力とし、ＲＯ回路の帰
還路を有するＮＡＮＤ回路（５）とを基本・素子とする
。
、表示制御回路（１）によって’Ｉ’ Ｖ １２１の画
面上に文字などを表示させるもので、表示制御回路（１
）は、水晶振動子又はセラきツク振動子で発振する発振
回路（３）と、ＴＶｔ２）への表示を行う表示回路（４
）と、水平同期信号Ｈｓｙを一人力とし、ＲＯ回路の帰
還路を有するＮＡＮＤ回路（５）とを基本・素子とする
。
次に動作について説明する。発振回路（３）から得られ
るクロックＯＬＫは表示回路（４）に供給され、表示を
可能にするタイミングを与える。また、表示の位置を決
定する表示クロックを得るために、水平同期信号Ｈａｙ
に同期して発振するＲｅ発振回路が設けられている。こ
の発振周波数はＲｅの時定数によって決定される。これ
らの信号に基づいて表示回路（４）で表示信号が得られ
、ＴＶ＋２＞の文字、記号などが表示可能になる。
るクロックＯＬＫは表示回路（４）に供給され、表示を
可能にするタイミングを与える。また、表示の位置を決
定する表示クロックを得るために、水平同期信号Ｈａｙ
に同期して発振するＲｅ発振回路が設けられている。こ
の発振周波数はＲｅの時定数によって決定される。これ
らの信号に基づいて表示回路（４）で表示信号が得られ
、ＴＶ＋２＞の文字、記号などが表示可能になる。
従来の表示制御回路は以上のように構成されているので
、これを集積回路化するとき、表示クロックの周期を決
定する抵抗Ｒ及び容−１ｄｏは外Ｎ°け部品となシ、取
り扱いが不便でシシ、コストも高くなるという間蔵点が
あった。
、これを集積回路化するとき、表示クロックの周期を決
定する抵抗Ｒ及び容−１ｄｏは外Ｎ°け部品となシ、取
り扱いが不便でシシ、コストも高くなるという間蔵点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、表示位置を決定する表示クロックを得る発振
回路に抵抗Ｒ及び容重０の外けけ部品を無くして、しか
も安定な動作をする表示制御回路を与えることを目的と
する。
たもので、表示位置を決定する表示クロックを得る発振
回路に抵抗Ｒ及び容重０の外けけ部品を無くして、しか
も安定な動作をする表示制御回路を与えることを目的と
する。
この発明に係る表示制御回路では表示クロックを得るだ
めの発振回路として、水平同期信号に同期して発振する
リング発振器を内蔵させ、上記リング発振器の周波数を
直流電圧で制御するようにしたものである。
めの発振回路として、水平同期信号に同期して発振する
リング発振器を内蔵させ、上記リング発振器の周波数を
直流電圧で制御するようにしたものである。
この発明における発振回路には、リング発振器を用い内
蔵しているため、従来０例のよりなＲ＠０などの外付は
部品の必要はない。
蔵しているため、従来０例のよりなＲ＠０などの外付は
部品の必要はない。
第１図はこの発明に係る表示制御回路の一実施例の構成
を示す回路図、ｔ４２図はこの発明の他の実施例を示す
回路図である。図において、（１）〜（５）は第３図の
従来列に示したものと同等であるので説明を省略する。
を示す回路図、ｔ４２図はこの発明の他の実施例を示す
回路図である。図において、（１）〜（５）は第３図の
従来列に示したものと同等であるので説明を省略する。
（６）はリング発振器、（財）はトランスファーゲート
、（６）はＤ／Ａコンバータである。
、（６）はＤ／Ａコンバータである。
次に動作について第１図により説明する。水平同期信号
Ｍａｙの入力レベルが高レベルゝゝＨＩＩのときは、リ
ング発振器（ロ）が１ｉＪＪｆ￥−して発振し、リング
発［４（ロ）から得られる表示クロックは表示回路（４
）に入力されて表示信号が得られ、ＴＶ［２）に文字・
記号が表示される。このとき、リング発振器ａｐ内のト
ランスファーゲート（６）は抵抗の働きをする。このた
めトランスファーゲート（財）のゲートに入力される電
ｌＥｖによって抵抗値が変化するため、リング発振器（
ロ）の発振周波数が変化する〇このようにトランスファ
ーゲート（６）のゲートに外部から直流電圧Ｖを印加す
ることによシ、発振周波数を制御することができる。な
お、上記実施例ではトランスファーゲート（６）のゲー
トに外部から直流ｆｔ１ｆＶを印加する場合について説
明したが、直流電圧Ｖの印加力法として第２図に示すご
とくＤ／Ａコンバーク（ハ）の直流電圧の出力を用いて
も上記実施例と同様の効果を奏する。
Ｍａｙの入力レベルが高レベルゝゝＨＩＩのときは、リ
ング発振器（ロ）が１ｉＪＪｆ￥−して発振し、リング
発［４（ロ）から得られる表示クロックは表示回路（４
）に入力されて表示信号が得られ、ＴＶ［２）に文字・
記号が表示される。このとき、リング発振器ａｐ内のト
ランスファーゲート（６）は抵抗の働きをする。このた
めトランスファーゲート（財）のゲートに入力される電
ｌＥｖによって抵抗値が変化するため、リング発振器（
ロ）の発振周波数が変化する〇このようにトランスファ
ーゲート（６）のゲートに外部から直流電圧Ｖを印加す
ることによシ、発振周波数を制御することができる。な
お、上記実施例ではトランスファーゲート（６）のゲー
トに外部から直流ｆｔ１ｆＶを印加する場合について説
明したが、直流電圧Ｖの印加力法として第２図に示すご
とくＤ／Ａコンバーク（ハ）の直流電圧の出力を用いて
も上記実施例と同様の効果を奏する。
ｌすｊの効果〕
以上説明したように、この／Ａ川では表示管上に文字・
記号などを表示する表示制御回路において水平同期信号
に同期して発振するリング発振器を設け、直流電圧によ
り発振周波数を制御するようにしたので、抵抗・容量な
ど外付は部品の必要がなくな９、安価なシステムが構成
できる。
記号などを表示する表示制御回路において水平同期信号
に同期して発振するリング発振器を設け、直流電圧によ
り発振周波数を制御するようにしたので、抵抗・容量な
ど外付は部品の必要がなくな９、安価なシステムが構成
できる。
第１図はこの発明に係る表示制御回路の一実施例の構成
を示す回路図、第２図はこの発明の他の実施例を示す回
路図、第３図は従来の表示制御回路を示す回路図である
。 図において、（１）は表示制御回路、（２）はＴＶ、（
３）は発振回路、（４）は表示回路、（５）はＮＡＮＤ
（ｇｌ路、（ロ）はリング発振器、（６）はトランス
ファーゲート、０はＤ／Ａコンバータである。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図
を示す回路図、第２図はこの発明の他の実施例を示す回
路図、第３図は従来の表示制御回路を示す回路図である
。 図において、（１）は表示制御回路、（２）はＴＶ、（
３）は発振回路、（４）は表示回路、（５）はＮＡＮＤ
（ｇｌ路、（ロ）はリング発振器、（６）はトランス
ファーゲート、０はＤ／Ａコンバータである。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図
Claims (1)
- （１）水平同期信号に同期して発振するリング発振器の
出力を表示クロックとして表示管への表示を行う表示回
路を備えた表示制御回路において、上記リング発振器の
周波数を直流電圧で制御することを特徴とする表示制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214314A JPH0262592A (ja) | 1988-08-29 | 1988-08-29 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214314A JPH0262592A (ja) | 1988-08-29 | 1988-08-29 | 表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0262592A true JPH0262592A (ja) | 1990-03-02 |
Family
ID=16653698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214314A Pending JPH0262592A (ja) | 1988-08-29 | 1988-08-29 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0262592A (ja) |
-
1988
- 1988-08-29 JP JP63214314A patent/JPH0262592A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036216A (en) | Video dot clock generator | |
| EP0218406A2 (en) | Sampling clock generation circuit | |
| KR930702820A (ko) | 위상 동기 회로 | |
| JP2537013B2 (ja) | 液晶表示装置用のドット・クロック生成装置 | |
| US4464061A (en) | Linearizer circuit and an electronic watch incorporating same | |
| KR950020072A (ko) | 모니터 모드 제어회로 및 그 방법 | |
| EP0195011A1 (en) | Frequency controlled oscillator | |
| JPH0262592A (ja) | 表示制御回路 | |
| US4806883A (en) | Multifrequency oscillator circuit | |
| KR890001481Y1 (ko) | 2중 수직주파수의 수직홀드회로 | |
| KR960036799A (ko) | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 | |
| JPH01310389A (ja) | 表示制御回路 | |
| JPH03132162A (ja) | 画面表示回路装置 | |
| JP2994307B2 (ja) | 可変周期信号発生回路 | |
| JP2541191B2 (ja) | 水平方向の画像シフト回路 | |
| KR870003293Y1 (ko) | 모니터의 수직주파수 가변회로 | |
| JPS63308402A (ja) | ディジタル温度補償発振器 | |
| JPH075855A (ja) | オンスクリーンディスプレイ機能付マイクロコンピュータ | |
| JPH03263091A (ja) | 画面表示回路装置 | |
| KR100263160B1 (ko) | 복합동기신호를이용한pll회로 | |
| JPS59224928A (ja) | パルス発生回路 | |
| JPS6319585A (ja) | 時計装置 | |
| KR950027439A (ko) | 샘플링클럭 변조에 의한 와이드 비젼 구동회로 | |
| JPH03263090A (ja) | 画面表示装置 | |
| JPH09289436A (ja) | 可変遅延線回路 |