JPH01310389A - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPH01310389A JPH01310389A JP63141390A JP14139088A JPH01310389A JP H01310389 A JPH01310389 A JP H01310389A JP 63141390 A JP63141390 A JP 63141390A JP 14139088 A JP14139088 A JP 14139088A JP H01310389 A JPH01310389 A JP H01310389A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- ring oscillator
- control circuit
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テアビジョン（ＴＶ）などの陰極線管（Ｃ
ＲＴ）面上に文字ま九は記号ｔ−表示させる表示制御回
路に関するものである。
ＲＴ）面上に文字ま九は記号ｔ−表示させる表示制御回
路に関するものである。
第２図は従来の表示制御回路の一例を示すｔ！ｌ！］絡
図で、この表示制御回路（１）に工ってＴ Ｖ ＋２１
の画面上に文字などを表示させるもので、表示回路口）
は、水晶振動子またはセラミック振動子で発振する発振
回路（３）と、Ｔ Ｖ １２）への表示をンこなう表示
回路【４）と、水平同期信号ＨｓＦを一人力とし、ＲＣ
回路の帰還路を有するＮＡＮＤ回路Ｃ回路Ｃ管基本素子
とする０ 次にこの回路の動作について説明する。発振回路（３）
から得られるクロックＣＬＫは表示＠Ｊ絡（４）に供給
され、表示を可能にするタイミングを与える。
図で、この表示制御回路（１）に工ってＴ Ｖ ＋２１
の画面上に文字などを表示させるもので、表示回路口）
は、水晶振動子またはセラミック振動子で発振する発振
回路（３）と、Ｔ Ｖ １２）への表示をンこなう表示
回路【４）と、水平同期信号ＨｓＦを一人力とし、ＲＣ
回路の帰還路を有するＮＡＮＤ回路Ｃ回路Ｃ管基本素子
とする０ 次にこの回路の動作について説明する。発振回路（３）
から得られるクロックＣＬＫは表示＠Ｊ絡（４）に供給
され、表示を可能にするタイミングを与える。
ｉ友、表示の位置を決定する表示クロックを得るために
、水平同期信号Ｈｓｙに同期して発振すＡ撮回絡徘が設
けられている。この発振周波数ＦｉＲＣの時定数によっ
て決定される。これらの信号にもとづいて表示回路（４
）で表示信号が得られ、ＴＶ（２）に文字、記号などが
表示可能になる。
、水平同期信号Ｈｓｙに同期して発振すＡ撮回絡徘が設
けられている。この発振周波数ＦｉＲＣの時定数によっ
て決定される。これらの信号にもとづいて表示回路（４
）で表示信号が得られ、ＴＶ（２）に文字、記号などが
表示可能になる。
以上のエラに従来の表示制御回路では、これを集積回路
化するとき、表示クロックの周期を決定する抵抗Ｒ２よ
び容量Ｃは外付は部品となり、取り扱いが不便であり、
コストも高くなるという問題点かあつ友。
化するとき、表示クロックの周期を決定する抵抗Ｒ２よ
び容量Ｃは外付は部品となり、取り扱いが不便であり、
コストも高くなるという問題点かあつ友。
この発明は上記のような問題点を解消するためになされ
ｔもので、表示位置ｆｔ決定する表示クロックを得る発
振回路にＲ，Ｃの外付は部品を無くして、しかも安定な
動作をする表示制御回路を与えることを目的とする。
ｔもので、表示位置ｆｔ決定する表示クロックを得る発
振回路にＲ，Ｃの外付は部品を無くして、しかも安定な
動作をする表示制御回路を与えることを目的とする。
この発明に係る表示制御回路では、表示クロックを得る
ための発振回路として、水平同期信号に同期して発振す
るリング発撮器倉内蔵させ、これを位相ロックルーア（
Ｐｈａｓｅ Ｌｏｃｋｅｄ ＬＯＯＰ、・： ＰＬＬ）
回路で制御するようにし友ものである。
ための発振回路として、水平同期信号に同期して発振す
るリング発撮器倉内蔵させ、これを位相ロックルーア（
Ｐｈａｓｅ Ｌｏｃｋｅｄ ＬＯＯＰ、・： ＰＬＬ）
回路で制御するようにし友ものである。
この発明に２ける発振回路にはリング発振器を用い、Ｐ
ＬＬ回路で制御するようにしたので、従来例のエラなＲ
，Ｃなどの外付は部品の必要はない。
ＬＬ回路で制御するようにしたので、従来例のエラなＲ
，Ｃなどの外付は部品の必要はない。
〔実施例〕
第１図はこの発明の一実施例の構成を示す回路図で、第
２図の従来例と同一符号は同等部分を示し、その説明を
省略する。第１図において、αＯはＰＬＬ回路で、分周
回路（ロ）、第１のリング発振器（２）、位相比較器（
ｔ３ ｈ ｚび低域通過ろ波器（ＬＰＦ）α尋からなっ
ている。Ｃ１０は第２のリング発振器である。
２図の従来例と同一符号は同等部分を示し、その説明を
省略する。第１図において、αＯはＰＬＬ回路で、分周
回路（ロ）、第１のリング発振器（２）、位相比較器（
ｔ３ ｈ ｚび低域通過ろ波器（ＬＰＦ）α尋からなっ
ている。Ｃ１０は第２のリング発振器である。
さて、この実施例でに、発振回路（３）から得られるＣ
ＬＫが表示回路（４）と分周回路（ロ）とに入力され、
分周回路αυの出力周波数Ｆ１が得られる。そして、第
１リング発撮器＠の出力周波数Ｆ２とともに位相比較器
（至）に入力され、ＦｌとＦ２との比較された結果の差
分がＬＰＦα尋に入力される。そして、ＬＰＦａ◆の出
力がリング発振器（６）、（ト）のトランスファーゲー
トのゲートに入力される。この工うに、分周回路σρ、
位相比較器０、ＬＰＦａ４から構成されるＰＬＬ回絡α
１にＬつてｐ、＝ｐ２になる工うにロックされる。
ＬＫが表示回路（４）と分周回路（ロ）とに入力され、
分周回路αυの出力周波数Ｆ１が得られる。そして、第
１リング発撮器＠の出力周波数Ｆ２とともに位相比較器
（至）に入力され、ＦｌとＦ２との比較された結果の差
分がＬＰＦα尋に入力される。そして、ＬＰＦａ◆の出
力がリング発振器（６）、（ト）のトランスファーゲー
トのゲートに入力される。この工うに、分周回路σρ、
位相比較器０、ＬＰＦａ４から構成されるＰＬＬ回絡α
１にＬつてｐ、＝ｐ２になる工うにロックされる。
従って、リング発振器（２）の出力周波数Ｆ、は分周回
路（ロ）の分局比ｎｆ：設定することに工って、任意に
周波数をえらべる０すなわち、ｎ−ｃＬＫ＝Ｆ、””Ｆ
！となる。
路（ロ）の分局比ｎｆ：設定することに工って、任意に
周波数をえらべる０すなわち、ｎ−ｃＬＫ＝Ｆ、””Ｆ
！となる。
一方、ＬＰＦ（１◆の出力が第２のリング発振器（ト）
のトランスファーゲートにも入力される。第１のリング
発振器（２）と第２のリング発振器（至）とのトランス
ファーゲート移置などのパラメータを等しくして２くこ
とによって、Ｈ３Ｐの入力が高レベル１Ｈ′のときには
第２のリング発振器（ト）の出力周波数は第１のリング
発振器＠の出力周波数Ｆ！と等しくなる。第２のリング
発振器（ト）から得られる表示クロックは表示回路（４
）に入力され、表示信号が得られＴＶ（２１などに文字
、記号が表示される。
のトランスファーゲートにも入力される。第１のリング
発振器（２）と第２のリング発振器（至）とのトランス
ファーゲート移置などのパラメータを等しくして２くこ
とによって、Ｈ３Ｐの入力が高レベル１Ｈ′のときには
第２のリング発振器（ト）の出力周波数は第１のリング
発振器＠の出力周波数Ｆ！と等しくなる。第２のリング
発振器（ト）から得られる表示クロックは表示回路（４
）に入力され、表示信号が得られＴＶ（２１などに文字
、記号が表示される。
このようにＰＬＬで制御さｎ友ＬＰＦの出力をＰＬＬ内
のリング発振器と同じリング発振器のトランスファーゲ
ートのゲートに入力することにＬって、水平同期信号Ｈ
ｓ７に同期して安定した表示クロックが得られる。
のリング発振器と同じリング発振器のトランスファーゲ
ートのゲートに入力することにＬって、水平同期信号Ｈ
ｓ７に同期して安定した表示クロックが得られる。
この構成にエリ、外付き部品が不必要となり、安いコス
トでシステムが構成できる。
トでシステムが構成できる。
以上説明したように、この発明では０８１１１１１面上
に文字、記号などを表示する表示制御回路に２いて、水
平同期信号に同期して発振するリング発振器を設けＰＬ
Ｌでその発振周波数を制御する工うにし友ので、Ｒ，Ｃ
などの外付は部品の必要がなくなり安価にシステムが構
成できる。
に文字、記号などを表示する表示制御回路に２いて、水
平同期信号に同期して発振するリング発振器を設けＰＬ
Ｌでその発振周波数を制御する工うにし友ので、Ｒ，Ｃ
などの外付は部品の必要がなくなり安価にシステムが構
成できる。
第１図はこの発明のときには一実施例の構成を示す回路
図、第２図は従来の表示制御回路の一構成例を示す回路
図である。 図において、【２）はＴＶ（表示！ ） 、（４）は表
示回路、Ｑ（ＩはＰＬＬ、（６）は第１のリング発振器
、（至）は第２のリング発振器である。 な２、図中、同一符号は同一、または相当部分を示す。
図、第２図は従来の表示制御回路の一構成例を示す回路
図である。 図において、【２）はＴＶ（表示！ ） 、（４）は表
示回路、Ｑ（ＩはＰＬＬ、（６）は第１のリング発振器
、（至）は第２のリング発振器である。 な２、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- （１）水平同期信号に同期して発振するリング発振器と
、このリング発振器の発振周波数を位相ロックループ（
Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）で制御
する回路と、上記リング発振器の出力を表示クロックと
して表示管への表示をおこなう表示回路とを備えた表示
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141390A JPH01310389A (ja) | 1988-06-08 | 1988-06-08 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141390A JPH01310389A (ja) | 1988-06-08 | 1988-06-08 | 表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310389A true JPH01310389A (ja) | 1989-12-14 |
Family
ID=15290879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63141390A Pending JPH01310389A (ja) | 1988-06-08 | 1988-06-08 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310389A (ja) |
-
1988
- 1988-06-08 JP JP63141390A patent/JPH01310389A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780759A (en) | Sampling clock generation circuit of video signal | |
| JPH02177725A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2537013B2 (ja) | 液晶表示装置用のドット・クロック生成装置 | |
| WO1985005744A1 (en) | Frequency controlled oscillator | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| JPH01310389A (ja) | 表示制御回路 | |
| US4389621A (en) | Phase locked loop stabilized against temperature and voltage variations | |
| US4803445A (en) | Variable frequency oscillator | |
| JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| KR0183944B1 (ko) | 온스크린 표시장치의 위상동기루프회로 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JPH0262592A (ja) | 表示制御回路 | |
| JPS6076813A (ja) | Ｐｌｌ回路 | |
| JPH02250429A (ja) | 位相同期式発振装置 | |
| JPS60182820A (ja) | フエイズロツクドル−プ回路 | |
| JPH06209216A (ja) | 信号発生装置 | |
| KR950001436B1 (ko) | 기준펄스 발생회로 | |
| JPS61296822A (ja) | 進み位相検出器 | |
| JPH03242017A (ja) | 高速・安定化電圧制御型発振回路 | |
| JPH02236594A (ja) | ビデオ信号のサンプリングクロック発生回路 |