JPH026261B2 - - Google Patents
Info
- Publication number
- JPH026261B2 JPH026261B2 JP59119933A JP11993384A JPH026261B2 JP H026261 B2 JPH026261 B2 JP H026261B2 JP 59119933 A JP59119933 A JP 59119933A JP 11993384 A JP11993384 A JP 11993384A JP H026261 B2 JPH026261 B2 JP H026261B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- circuit
- clock
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 53
- 230000001360 synchronised effect Effects 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
- H04L7/065—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length and superimposed by modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
本発明はスプリツトフエーズ符号を伝送符号と
する同期式データ伝送方式に関するものである。
する同期式データ伝送方式に関するものである。
（従来の技術）
スプリツトフエーズ符号は、“１”、“０”の符
号がそれぞれ符号の前半と後半で信号レベルの異
なるもので、第１図に示すように符号の前半を
Highレベル、符号の後半をLowレベルとした信
号を“１”として前半をLowレベル、後半を
Highレベルとした信号を“０”とするものであ
る。第１図では、“１”をHighレベル、“０”を
LowレベルとするNRZ符号も示してあるが、こ
のスプリツトフエーズ符号においては、符号の前
半の信号レベルがその符号の表わす“１”又は
“０”のNRZ符号における信号レベルとなる。
又、スプリツトフエーズ符号として“１”には、
前半をLowレベル、後半をHighレベルとする信
号が用いられ、“０”には前半をHighレベル、後
半をLowレベルとする信号が用いられることも
ある。
号がそれぞれ符号の前半と後半で信号レベルの異
なるもので、第１図に示すように符号の前半を
Highレベル、符号の後半をLowレベルとした信
号を“１”として前半をLowレベル、後半を
Highレベルとした信号を“０”とするものであ
る。第１図では、“１”をHighレベル、“０”を
LowレベルとするNRZ符号も示してあるが、こ
のスプリツトフエーズ符号においては、符号の前
半の信号レベルがその符号の表わす“１”又は
“０”のNRZ符号における信号レベルとなる。
又、スプリツトフエーズ符号として“１”には、
前半をLowレベル、後半をHighレベルとする信
号が用いられ、“０”には前半をHighレベル、後
半をLowレベルとする信号が用いられることも
ある。
スプリツトフエーズ符号からNRZ号への復号
において、スプリツトフエーズ符号の信号系列の
１つずつの符号の区切りを誤まるとと、正しい区
切り方に回復するまでの間誤つた復号をしてしま
う。次に、その例をあげる。
において、スプリツトフエーズ符号の信号系列の
１つずつの符号の区切りを誤まるとと、正しい区
切り方に回復するまでの間誤つた復号をしてしま
う。次に、その例をあげる。
第２図にスプリツトフエーズ符号からNRZ符
号への復調回路の一例を示す。第３図のタイムチ
ヤートの前半部分では、第２図の復調回路のスプ
リツトフエーズ符号入力端子１に入力されるスプ
リツトフエーズ符号データを“０”の連続として
入力して、それから復調回路のPLL回路２の発
振周波数が確定した状態の復調回路内の各信号の
タイムチヤートを示す。第２図では、Ｄ型フリツ
プフロツプ（以下Ｄ−FFと略す）３は復調器と
としたて働き、その以外の部分は入力されるスプ
リツトフエーズ符号のデータから符号の２倍の周
波数のクロツクを抽出し、それを1/2分周してス
プリツトフエーズ符号をNRZ符号へ復調するク
ロツクを作る部分となる。
号への復調回路の一例を示す。第３図のタイムチ
ヤートの前半部分では、第２図の復調回路のスプ
リツトフエーズ符号入力端子１に入力されるスプ
リツトフエーズ符号データを“０”の連続として
入力して、それから復調回路のPLL回路２の発
振周波数が確定した状態の復調回路内の各信号の
タイムチヤートを示す。第２図では、Ｄ型フリツ
プフロツプ（以下Ｄ−FFと略す）３は復調器と
としたて働き、その以外の部分は入力されるスプ
リツトフエーズ符号のデータから符号の２倍の周
波数のクロツクを抽出し、それを1/2分周してス
プリツトフエーズ符号をNRZ符号へ復調するク
ロツクを作る部分となる。
第２図の復調回路の動作をまず入力データが
“０”連続または“１”連続である場合について
第３図のタイムチヤートと共に説明する。スプリ
ツトフエーズ符号データ入力端子１から入力され
たスプリツトフエーズ符号の“０”連続の信号ｂ
は微分回路４に入力され、信号ｂのHighレベル
からLowレベル、又はLowレベルからHighレベ
ルへの変化点である極性変換点（以下、極性変換
点と称す）を示すパルス信号を微分回路４の出力
信号ｃとして取り出す。第２図の点線で囲まれて
いるPLL回路２では、入力信号ｆの２倍の周波
数クロツクが電圧制御発振器２−３の出力ａとし
て得られる。この電圧制御発振器２−３の出力ａ
をＤ−FF２−４で1/2分周する。この分周された
信号ｄを位相比較器２−１にフイードバツクす
る。又、電圧制御発振器２−３の出力ａをインバ
ータ５に入力し、その出力をＤ−FF６で1/2分周
すると信号ｅが得られ、この信号ｅは信号ｄに対
して90゜位相のずれた信号となる。この信号ｅは
スプリツトフエーズ符号をNRZ符号へ復調する
時のクロツクとして利用される。微分回路４の出
力信号ｃはフイードバツクされた信号ｅがHigh
レベルの時だけANDゲート７を通過でき、第３
図では、微分回路４の出力信号ｃのパルス列のう
ち、半数に当る１つおきのパルス信号ｆが位相比
較器２−１に入力される。この信号ｆは位相比較
器２−１で、フイードバツクされる信号ｄと位相
を比較される。
“０”連続または“１”連続である場合について
第３図のタイムチヤートと共に説明する。スプリ
ツトフエーズ符号データ入力端子１から入力され
たスプリツトフエーズ符号の“０”連続の信号ｂ
は微分回路４に入力され、信号ｂのHighレベル
からLowレベル、又はLowレベルからHighレベ
ルへの変化点である極性変換点（以下、極性変換
点と称す）を示すパルス信号を微分回路４の出力
信号ｃとして取り出す。第２図の点線で囲まれて
いるPLL回路２では、入力信号ｆの２倍の周波
数クロツクが電圧制御発振器２−３の出力ａとし
て得られる。この電圧制御発振器２−３の出力ａ
をＤ−FF２−４で1/2分周する。この分周された
信号ｄを位相比較器２−１にフイードバツクす
る。又、電圧制御発振器２−３の出力ａをインバ
ータ５に入力し、その出力をＤ−FF６で1/2分周
すると信号ｅが得られ、この信号ｅは信号ｄに対
して90゜位相のずれた信号となる。この信号ｅは
スプリツトフエーズ符号をNRZ符号へ復調する
時のクロツクとして利用される。微分回路４の出
力信号ｃはフイードバツクされた信号ｅがHigh
レベルの時だけANDゲート７を通過でき、第３
図では、微分回路４の出力信号ｃのパルス列のう
ち、半数に当る１つおきのパルス信号ｆが位相比
較器２−１に入力される。この信号ｆは位相比較
器２−１で、フイードバツクされる信号ｄと位相
を比較される。
電圧制御発振器２−３の出力信号ａをＤ−FF
２−４で1/2分周する場合、そのＤ−FF２−４の
出力信号ｄとして、第３図のd1，d2が生じ得る信
号である。d1，d2それぞれの信号に対して、復調
クロツク信号ｅとしては第３図のe1，e2が対応す
る。入力データ信号ｂが“０”連続であることか
ら微分回路４の出力で出力される入力スプリツト
フエーズ符号の極性変換点を示すパルス信号ｃが
個々の符号の中心と、符号と符号の境で常に出力
されるため、復調クロツクがe1の場合にはAND
ゲート７の出力はf1となり、位相変換器２−１に
入力されるとf1とd1は位相がそろい、位相比較器
２−１は誤差出力を出力せず、ａ，e1，d1，f1の
各信号でPLL回路２は安定し、復調クロツクはe1
として確定する。復調クロツクがe2の場合にも、
ANDゲート７の出力はf2となり、位相比較器２
−１に入力されるf2とd2は位相がそろい、位相比
較器２−１は誤差出力を出力せず、ａ，e2，d2，
f2の各信号でPLL回路２は安定し、復調クロツク
はe2として確定する。復調クロツクｅはＤ−FF
３のクロツク入力へ入力され、Ｄ−FF３のＤ入
力へ入力されるスプリツトフエーズ符号の信号ｂ
をクロツクの立上がりでラツチングすることによ
りNRZ符号へ変換する。第３図のg1，g2はそれ
ぞれe1，e2に対応して入力データから復調された
信号である。e1は入力データ信号ｂの個々の符号
の前半をラツチングするので、このスプリツトフ
エーズ符号では正しい復調クロツクである。e2は
入力データ信号ｂの個々の符号の後半をラツチン
グするので、復調された信号g2は入力データ信号
ｂの“０”連続とは異なる“１”連続となる。す
なわち、復調クロツクe2は誤つた位相の復調クロ
ツクである。このように入力データが“０”連続
の場合、正しい復調クロツクも誤つた復調クロツ
クも確定されうる。スプリツトフエーズ符号で極
性変換点が符号の中心と符号と符号の境に生じる
のは、“０”連続の場合のほか、“１”連続の場合
もあるので、“１”連続の場合でも、正誤両復調
クロツクとも確定されうる欠点がある。
２−４で1/2分周する場合、そのＤ−FF２−４の
出力信号ｄとして、第３図のd1，d2が生じ得る信
号である。d1，d2それぞれの信号に対して、復調
クロツク信号ｅとしては第３図のe1，e2が対応す
る。入力データ信号ｂが“０”連続であることか
ら微分回路４の出力で出力される入力スプリツト
フエーズ符号の極性変換点を示すパルス信号ｃが
個々の符号の中心と、符号と符号の境で常に出力
されるため、復調クロツクがe1の場合にはAND
ゲート７の出力はf1となり、位相変換器２−１に
入力されるとf1とd1は位相がそろい、位相比較器
２−１は誤差出力を出力せず、ａ，e1，d1，f1の
各信号でPLL回路２は安定し、復調クロツクはe1
として確定する。復調クロツクがe2の場合にも、
ANDゲート７の出力はf2となり、位相比較器２
−１に入力されるf2とd2は位相がそろい、位相比
較器２−１は誤差出力を出力せず、ａ，e2，d2，
f2の各信号でPLL回路２は安定し、復調クロツク
はe2として確定する。復調クロツクｅはＤ−FF
３のクロツク入力へ入力され、Ｄ−FF３のＤ入
力へ入力されるスプリツトフエーズ符号の信号ｂ
をクロツクの立上がりでラツチングすることによ
りNRZ符号へ変換する。第３図のg1，g2はそれ
ぞれe1，e2に対応して入力データから復調された
信号である。e1は入力データ信号ｂの個々の符号
の前半をラツチングするので、このスプリツトフ
エーズ符号では正しい復調クロツクである。e2は
入力データ信号ｂの個々の符号の後半をラツチン
グするので、復調された信号g2は入力データ信号
ｂの“０”連続とは異なる“１”連続となる。す
なわち、復調クロツクe2は誤つた位相の復調クロ
ツクである。このように入力データが“０”連続
の場合、正しい復調クロツクも誤つた復調クロツ
クも確定されうる。スプリツトフエーズ符号で極
性変換点が符号の中心と符号と符号の境に生じる
のは、“０”連続の場合のほか、“１”連続の場合
もあるので、“１”連続の場合でも、正誤両復調
クロツクとも確定されうる欠点がある。
ところが第３図のタイムチヤートの右側にある
ように、入力データとして符号“１”と符号
“０”が交互に現われる信号が出てくると、第３
図のｃの右側のように、極性変換点が１つの符号
の中心にあるだけで符号“１”と符号“０”の境
にはない。そのため、“１”、“０”が交互に現わ
れる期間では、第３図の右側のf2のようにAND
ゲートから位相比較器２−１へは、極性変換点を
示すパルス信号は入力されない。そのため、位相
比較器２−１から位相誤差信号が出力され、電圧
制御発振器２−３の出力ａの発振周波数が変化す
る。信号ａが変化することにより、信号ａを1/2
分周する信号d2、信号e2も変化する。“１”連続
データの入力されたあと、“１”、“０”が交互に
繰り返してデータとして入力されるとすると、第
４図に示す第２図の各信号のタイムチヤートのよ
うに、はじめのうちは、ANDゲート出力信号f2
で極性変換点を示すパルス信号が出力されない
で、位相比較器２−１には電圧制御発振器２−３
の出力ａを1/2分周した信号しか入つてこないの
で、PLL回路２としては電圧制御発振器２−３
の出力ａの周波数が低下する。そのため、信号ａ
を1/2分周した信号d2とe2も周波数が低下し、微
分回路４の出力信号ｃのパルス列に対して、信号
e2のHighレベル部分は遅れてゆく。この遅れて
ゆく過程が進行してゆくと、第４図のf2の中央部
分のように、信号ｃのパルスと信号e2のHighレ
ベル部分が時間的に重なつてきて、ANDゲート
７の出力f2として信号ｃの入力データの符号の中
心の極性変換点を示すパルスが出されるようにな
り、位相比較器２−１に入力される。ここに至つ
て、位相比較器２−１では比較できる２つの信号
を得て、信号f2のパルス列の位相に、信号d2の位
相が次第に揃うようにPLL回路２は働き、入力
データの符号の中心の極性変換点を示す信号ｃの
パルス列をANDゲート７の出力f2として保つよ
うになり、徐々に信号f2のパルス列の位相と信号
d2の位相が近づき、最終的には入力データの符号
の中心の変極点を示すパルス列であるANDゲー
ト７の出力信号f2と、電圧制御発振器２−３の出
力ａを1/2分周した信号d2は位相が一致し、位相
比較器２−１は誤差出力を出力せず、ａ，e2，
d2，f2の各信号でPLL回路２は安定し、復調クロ
ツクe2は確定し、復調クロツクe1と同じ、正しい
位相の復調クロツクとなる。従つて動作中に誤つ
た復調クロツクになつた場合やシステムの立上げ
時に正しい復調クロツクを確定させるために
“１”、“０”を交互に繰り返す信号を第２図の回
路で正しい復調クロツク確定に必要な長さだけデ
ータ入力信号として与えてやれば、第２図の回路
の本来の機能により、自然に正しい復調クロツク
を引き込み確定させることができる。
ように、入力データとして符号“１”と符号
“０”が交互に現われる信号が出てくると、第３
図のｃの右側のように、極性変換点が１つの符号
の中心にあるだけで符号“１”と符号“０”の境
にはない。そのため、“１”、“０”が交互に現わ
れる期間では、第３図の右側のf2のようにAND
ゲートから位相比較器２−１へは、極性変換点を
示すパルス信号は入力されない。そのため、位相
比較器２−１から位相誤差信号が出力され、電圧
制御発振器２−３の出力ａの発振周波数が変化す
る。信号ａが変化することにより、信号ａを1/2
分周する信号d2、信号e2も変化する。“１”連続
データの入力されたあと、“１”、“０”が交互に
繰り返してデータとして入力されるとすると、第
４図に示す第２図の各信号のタイムチヤートのよ
うに、はじめのうちは、ANDゲート出力信号f2
で極性変換点を示すパルス信号が出力されない
で、位相比較器２−１には電圧制御発振器２−３
の出力ａを1/2分周した信号しか入つてこないの
で、PLL回路２としては電圧制御発振器２−３
の出力ａの周波数が低下する。そのため、信号ａ
を1/2分周した信号d2とe2も周波数が低下し、微
分回路４の出力信号ｃのパルス列に対して、信号
e2のHighレベル部分は遅れてゆく。この遅れて
ゆく過程が進行してゆくと、第４図のf2の中央部
分のように、信号ｃのパルスと信号e2のHighレ
ベル部分が時間的に重なつてきて、ANDゲート
７の出力f2として信号ｃの入力データの符号の中
心の極性変換点を示すパルスが出されるようにな
り、位相比較器２−１に入力される。ここに至つ
て、位相比較器２−１では比較できる２つの信号
を得て、信号f2のパルス列の位相に、信号d2の位
相が次第に揃うようにPLL回路２は働き、入力
データの符号の中心の極性変換点を示す信号ｃの
パルス列をANDゲート７の出力f2として保つよ
うになり、徐々に信号f2のパルス列の位相と信号
d2の位相が近づき、最終的には入力データの符号
の中心の変極点を示すパルス列であるANDゲー
ト７の出力信号f2と、電圧制御発振器２−３の出
力ａを1/2分周した信号d2は位相が一致し、位相
比較器２−１は誤差出力を出力せず、ａ，e2，
d2，f2の各信号でPLL回路２は安定し、復調クロ
ツクe2は確定し、復調クロツクe1と同じ、正しい
位相の復調クロツクとなる。従つて動作中に誤つ
た復調クロツクになつた場合やシステムの立上げ
時に正しい復調クロツクを確定させるために
“１”、“０”を交互に繰り返す信号を第２図の回
路で正しい復調クロツク確定に必要な長さだけデ
ータ入力信号として与えてやれば、第２図の回路
の本来の機能により、自然に正しい復調クロツク
を引き込み確定させることができる。
さて、スプリツトフエーズ符号を伝送符号とす
る同期式データ伝送システムでは、第５図のよう
な送信装置と受信装置間で、第６図のようなフレ
ーム同期信号とデータよりなるフレームを伝送
し、通信を行う。第５図の送信装置１０では、ク
ロツク発生回路１２による送信クロツクでカウン
タ１３を動作させ、１フレーム分カウントするご
とにカウンタ１３は送信フレーム同期パルスをフ
レーム同期信号発生回路１４でフレーム同期信号
発生回路１４でフレーム同期信号を発生させる。
送信データ入力端子１１からの送信クロツクに同
期したNRZ符号の信号は、フレーム生成回路１
５でフレーム同期信号と多重化され、第６図に示
すフレーム構成の信号が作られ、この信号はモジ
ユレータ１６によりNRZ符号からスプリツトフ
エーズ符号に変換され、出力回路から１７でドラ
イブされ、送信信号出力端子１８に出力される。
一方、受信装置２０では受信信号入力端子２１か
ら入力される送信装置１０からのスプリツトフエ
ーズ符号の受信信号は、入力回路２２で増幅さ
れ、復調クロツク抽出回路２５とデモジユレータ
２３に入力される。復調クロツク抽出回路２５で
入力回路２２の出力信号から復調に必要な復調ク
ロツクを抽出し、デモジユレータ２３に前記復調
クロツクが入力され、入力回路２２の出力信号は
スプリツトフエーズ符号からNRZ符号へ変換さ
れる。このNRZ符号に変換された信号は、フレ
ーム同期回路２４に入力され、このフレーム同期
回路２４でフレーム同期信号を検出し、フレーム
の同期をとり、受信フレーム同期パルスを出力す
る。カウンタ２６はフレーム同期回路２４からの
受信フレーム同期パルスでリセツトされ、復調ク
ロツク抽出回路２５からの復調クロツクをカウン
トする。
る同期式データ伝送システムでは、第５図のよう
な送信装置と受信装置間で、第６図のようなフレ
ーム同期信号とデータよりなるフレームを伝送
し、通信を行う。第５図の送信装置１０では、ク
ロツク発生回路１２による送信クロツクでカウン
タ１３を動作させ、１フレーム分カウントするご
とにカウンタ１３は送信フレーム同期パルスをフ
レーム同期信号発生回路１４でフレーム同期信号
発生回路１４でフレーム同期信号を発生させる。
送信データ入力端子１１からの送信クロツクに同
期したNRZ符号の信号は、フレーム生成回路１
５でフレーム同期信号と多重化され、第６図に示
すフレーム構成の信号が作られ、この信号はモジ
ユレータ１６によりNRZ符号からスプリツトフ
エーズ符号に変換され、出力回路から１７でドラ
イブされ、送信信号出力端子１８に出力される。
一方、受信装置２０では受信信号入力端子２１か
ら入力される送信装置１０からのスプリツトフエ
ーズ符号の受信信号は、入力回路２２で増幅さ
れ、復調クロツク抽出回路２５とデモジユレータ
２３に入力される。復調クロツク抽出回路２５で
入力回路２２の出力信号から復調に必要な復調ク
ロツクを抽出し、デモジユレータ２３に前記復調
クロツクが入力され、入力回路２２の出力信号は
スプリツトフエーズ符号からNRZ符号へ変換さ
れる。このNRZ符号に変換された信号は、フレ
ーム同期回路２４に入力され、このフレーム同期
回路２４でフレーム同期信号を検出し、フレーム
の同期をとり、受信フレーム同期パルスを出力す
る。カウンタ２６はフレーム同期回路２４からの
受信フレーム同期パルスでリセツトされ、復調ク
ロツク抽出回路２５からの復調クロツクをカウン
トする。
この第５図の同期式データ伝送システムでは、
送出データの有無にかかわらずフレームは送出さ
れ、送出データの無い場合には、データとして
“１”連続が生ずる。そそのため、受信装置２０
でシステムの立上り時に誤つた復調クロツクを捕
捉したり、正常動作中、エラーにより誤つた復調
クロツクを捕捉して、正しい復調クロツクが確立
されるまで誤つた復調を行なう可能性がある。
送出データの有無にかかわらずフレームは送出さ
れ、送出データの無い場合には、データとして
“１”連続が生ずる。そそのため、受信装置２０
でシステムの立上り時に誤つた復調クロツクを捕
捉したり、正常動作中、エラーにより誤つた復調
クロツクを捕捉して、正しい復調クロツクが確立
されるまで誤つた復調を行なう可能性がある。
従来、その対策として正しい復調クロツク確定
のため、そのフレーム同期信号に正しい復調クロ
ツクの確定に十分な量の“０”、“１”の繰り返し
信号を含めたり、システムの立上り時の一定時
間、データとして“０”、“１”の繰り返し信号を
挿入することが行なわれた。
のため、そのフレーム同期信号に正しい復調クロ
ツクの確定に十分な量の“０”、“１”の繰り返し
信号を含めたり、システムの立上り時の一定時
間、データとして“０”、“１”の繰り返し信号を
挿入することが行なわれた。
また、第７図は５次リセツト形スクランブラを
示す図であるが、この第７図のようにEX−OR
回路３２の一方の入力に擬似ランダム信号発生回
路３０による擬似ランダム信号を入力し、入力端
子３１からの入力データをEX−OR回路３２の
もう一方の入力に入力することにより、入力デー
タをランダム化し、“０”連続や、“１”連続のデ
ータが含まれないようにすることにより、受信装
置での正しい復調クロツクの確定を促進し、誤つ
た復調クロツクを捕捉しないようにしてきた。し
かしながら、これらの手段においては伝送効率の
低下といつた欠点や回路の増加といつた欠点があ
る。
示す図であるが、この第７図のようにEX−OR
回路３２の一方の入力に擬似ランダム信号発生回
路３０による擬似ランダム信号を入力し、入力端
子３１からの入力データをEX−OR回路３２の
もう一方の入力に入力することにより、入力デー
タをランダム化し、“０”連続や、“１”連続のデ
ータが含まれないようにすることにより、受信装
置での正しい復調クロツクの確定を促進し、誤つ
た復調クロツクを捕捉しないようにしてきた。し
かしながら、これらの手段においては伝送効率の
低下といつた欠点や回路の増加といつた欠点があ
る。
（発明の目的）
本発明は同期式データ伝送システムにおけるこ
れらの欠点を除くために、入力信号に対して、伝
送フレームに同期した符号１ビツトごとにLow
レベル、Highレベルと反転を繰り返す信号によ
つて簡単な構成により、受信側での正しい復調ク
ロツクの確定を容易にしたスプリツトフエーズ符
号を用いるデータ伝送方式を提供するものであ
る。
れらの欠点を除くために、入力信号に対して、伝
送フレームに同期した符号１ビツトごとにLow
レベル、Highレベルと反転を繰り返す信号によ
つて簡単な構成により、受信側での正しい復調ク
ロツクの確定を容易にしたスプリツトフエーズ符
号を用いるデータ伝送方式を提供するものであ
る。
（発明の構成および作用）
以下本発明を詳細に説明する。
第８図は本発明の実施例であつて、同期式デー
タ伝送システムの一例である。第５図に示す従来
の同期式データ伝送システムの図に対して、EX
−OR回路１９、EX−OR回路２８を付加したも
ので、他の第５図と同一である。第８図におい
て、ｊはクロツク発生回路１２の出力の送信クロ
ツク、ｋは送信クロツクをカウントするカウンタ
１３の最下位ビツト（LSB）出力信号であつて、
入力クロツクパルス一つごとにHighレベル、
Lowレベルを交互に繰り返す信号あり、フレー
ムの奇数ビツトでLowレベル、偶数ビツトで
Highレベルとなる。ｌは送信データ入力端子１
１からの送信クロツクに同期したNRZ符号の送
信データ信号、ｍはｋとｌを入力とするEX−
OR回路１９の出力信号、ｎはモジユレータ１６
の出力信号、ｐは復調クロツク抽出回路２５の出
力信号である復調クロツク、ｑはカウンタ２６に
入力される復調クロツクパルス１つごとにHigh
レベル、Lowレベルを交互に繰り返すカウンタ
２６のLSB出力であり、フレームの奇数ビツト
でLowレベル、、偶数ビツトでHighレベルとな
る。ｓは入力回路２２の出力に得られるスプリツ
トフエーズ符号をデモジユレータ２３でNRZ符
号に復調した信号、ｔはｑとｓを入力するEX−
OR回路２８の出力信号である。
タ伝送システムの一例である。第５図に示す従来
の同期式データ伝送システムの図に対して、EX
−OR回路１９、EX−OR回路２８を付加したも
ので、他の第５図と同一である。第８図におい
て、ｊはクロツク発生回路１２の出力の送信クロ
ツク、ｋは送信クロツクをカウントするカウンタ
１３の最下位ビツト（LSB）出力信号であつて、
入力クロツクパルス一つごとにHighレベル、
Lowレベルを交互に繰り返す信号あり、フレー
ムの奇数ビツトでLowレベル、偶数ビツトで
Highレベルとなる。ｌは送信データ入力端子１
１からの送信クロツクに同期したNRZ符号の送
信データ信号、ｍはｋとｌを入力とするEX−
OR回路１９の出力信号、ｎはモジユレータ１６
の出力信号、ｐは復調クロツク抽出回路２５の出
力信号である復調クロツク、ｑはカウンタ２６に
入力される復調クロツクパルス１つごとにHigh
レベル、Lowレベルを交互に繰り返すカウンタ
２６のLSB出力であり、フレームの奇数ビツト
でLowレベル、、偶数ビツトでHighレベルとな
る。ｓは入力回路２２の出力に得られるスプリツ
トフエーズ符号をデモジユレータ２３でNRZ符
号に復調した信号、ｔはｑとｓを入力するEX−
OR回路２８の出力信号である。
第９図に、上記ｊ，ｋ，ｌ，ｍ，ｎ，ｐ，ｑ，
ｓ，ｔのタイムチヤートを示す。同期式データ伝
送システムでは第６図のようなフレーム同期信号
とデータよりなるフレームを構成し、伝送を行な
う。第８図の同期式データ伝送システムにおい
て、送信装置１０では、クロツク発生回路１２に
よる送信クロツクでカウンタ１３を動作させ、送
信クロツクを１フレーム分カウントし、１フレー
ム分カウントするごとにカウンタ１３は送信フレ
ーム同期パルスをフレーム同期信号発生回路１４
へ出力し、フレーム同期信号発生回路１４でフレ
ーム同期信号を発生させる。送信データ入力端子
１１からの送信クロツクに同期したNRZ符号の
信号ｌは符号１ビツトごとにフレームの奇数ビツ
トでLowレベル、偶数ビツトでHighレベルとい
うようにLowレベルとHighレベルを交互に繰り
返すカウンタ１３のLSB出力信号ｋと共にEX−
OR回路１９の入力にそれぞれ入力されることに
より、スクランブルをかけられ、EX−OR回路
１９の出力では１ビツトおきに、偶数番目のビツ
トが反転した信号となる。このEX−OR回路の
出力信号ｍは、フレーム生成回路１５で前記フレ
ーム同期信号と多重化され、第６図に示すフレー
ム構成のNRZ符号の信号が作られる。この信号
はモジユレータ１６によりNRZ符号からスプリ
ツトフエーズ符号に交換され、出力回路１７でド
ライブされ、送信信号出力端子１８から出力され
る。
ｓ，ｔのタイムチヤートを示す。同期式データ伝
送システムでは第６図のようなフレーム同期信号
とデータよりなるフレームを構成し、伝送を行な
う。第８図の同期式データ伝送システムにおい
て、送信装置１０では、クロツク発生回路１２に
よる送信クロツクでカウンタ１３を動作させ、送
信クロツクを１フレーム分カウントし、１フレー
ム分カウントするごとにカウンタ１３は送信フレ
ーム同期パルスをフレーム同期信号発生回路１４
へ出力し、フレーム同期信号発生回路１４でフレ
ーム同期信号を発生させる。送信データ入力端子
１１からの送信クロツクに同期したNRZ符号の
信号ｌは符号１ビツトごとにフレームの奇数ビツ
トでLowレベル、偶数ビツトでHighレベルとい
うようにLowレベルとHighレベルを交互に繰り
返すカウンタ１３のLSB出力信号ｋと共にEX−
OR回路１９の入力にそれぞれ入力されることに
より、スクランブルをかけられ、EX−OR回路
１９の出力では１ビツトおきに、偶数番目のビツ
トが反転した信号となる。このEX−OR回路の
出力信号ｍは、フレーム生成回路１５で前記フレ
ーム同期信号と多重化され、第６図に示すフレー
ム構成のNRZ符号の信号が作られる。この信号
はモジユレータ１６によりNRZ符号からスプリ
ツトフエーズ符号に交換され、出力回路１７でド
ライブされ、送信信号出力端子１８から出力され
る。
一方、受信装置２０では受信信号入力端子２１
から入力される送信装置１０からのスプリツトフ
エーズ符号の受信信号は入力回路２２で受信増幅
され、復調クロツク抽出回路２５とデモジユレー
タ２３へ入力される。復調クロツク抽出回路２５
において入力回路２２の出力信号から復調に必要
な復調クロツクｐが抽出され、また、その入力回
路２２の出力信号はデモジユレータ２３で前記復
調クロツクｐによりスプリツトフエーズ符号から
NRZ符号へ交換される。このNRZに符号に交換
された信号ｓはフレーム同期回路２４に入力され
フレーム同期回路２４でフレーム同期信号を検出
しフレームの同期をとり、受信フレーム同期パル
スを出力する。また、カウンタ２６はフレーム同
期回路２４からの受信フレーム同期パルスでリセ
ツトされ、復調クロツク抽出回路２５からの復調
クロツクをカウントする。また、その復調された
NRZ符号の信号ｓは同期のとれたカウンタ２６
に入力される復調クロツク一つ毎にフレームの奇
数ビツトでLowレベル、偶数ビツトでHighレベ
ルの様にLowレベルとHighレベルを交互に繰り
返すカウンタ２６のLSB出力信号ｑと共にEX−
OR回路２８の入力に入力されることにより、デ
スクランブルをかけられる。この様にして、EX
−OR回路２８の出力信号ｆとしてデモジユレー
タ２３で復調された信号ｓを１ビツトおきに反転
した信号が得られる。
から入力される送信装置１０からのスプリツトフ
エーズ符号の受信信号は入力回路２２で受信増幅
され、復調クロツク抽出回路２５とデモジユレー
タ２３へ入力される。復調クロツク抽出回路２５
において入力回路２２の出力信号から復調に必要
な復調クロツクｐが抽出され、また、その入力回
路２２の出力信号はデモジユレータ２３で前記復
調クロツクｐによりスプリツトフエーズ符号から
NRZ符号へ交換される。このNRZに符号に交換
された信号ｓはフレーム同期回路２４に入力され
フレーム同期回路２４でフレーム同期信号を検出
しフレームの同期をとり、受信フレーム同期パル
スを出力する。また、カウンタ２６はフレーム同
期回路２４からの受信フレーム同期パルスでリセ
ツトされ、復調クロツク抽出回路２５からの復調
クロツクをカウントする。また、その復調された
NRZ符号の信号ｓは同期のとれたカウンタ２６
に入力される復調クロツク一つ毎にフレームの奇
数ビツトでLowレベル、偶数ビツトでHighレベ
ルの様にLowレベルとHighレベルを交互に繰り
返すカウンタ２６のLSB出力信号ｑと共にEX−
OR回路２８の入力に入力されることにより、デ
スクランブルをかけられる。この様にして、EX
−OR回路２８の出力信号ｆとしてデモジユレー
タ２３で復調された信号ｓを１ビツトおきに反転
した信号が得られる。
以上述べてきた送信側のスクランブルと受信側
のデスクランブルにより、受信データ出力端子２
７では、送信装置１０でEX−OR回路１９によ
りスクランブルされる前の元の信号ｌを得ること
ができる。
のデスクランブルにより、受信データ出力端子２
７では、送信装置１０でEX−OR回路１９によ
りスクランブルされる前の元の信号ｌを得ること
ができる。
以上説明したように送信装置１０に入力される
送信データ信号ｌはEX−OR回路１９でスクラ
ンブルをかけられ、１ビツトおきに符号を反転さ
せられるので、送出データのない場合の“０”連
続など受信装置２０でのデータ復調に有害な
“０”連続や“１”連続を送出することを防ぎ、
また、システムの立上時データが“０”連続の場
合に“０”、“１”の繰り返し符号を送出して受信
装置２０における正しい復調クロツクを確定させ
ることができる。
送信データ信号ｌはEX−OR回路１９でスクラ
ンブルをかけられ、１ビツトおきに符号を反転さ
せられるので、送出データのない場合の“０”連
続など受信装置２０でのデータ復調に有害な
“０”連続や“１”連続を送出することを防ぎ、
また、システムの立上時データが“０”連続の場
合に“０”、“１”の繰り返し符号を送出して受信
装置２０における正しい復調クロツクを確定させ
ることができる。
また、第１０図は、第８図の実施例を一部変更
した実施例である。第８図の実施例においては、
送信装置１０でEX−OR回路１９によりスクラ
ンブルをかけている信号は送信信号入力端子１１
からの信号ｌであるが、第１０図の実施例では、
送信データ入力端子１１からの信号ｌにはスクラ
ンブルをかけないで、直接フレーム生成回路１５
に入力させ、それからフレーム生成回路１５の出
力信号にカウンタ１３の出力信号ｋとEX−OR
回路１９でスクランブルをかけて、その出力をモ
ジユレータ１６に入力させて受信装置２０のフレ
ーム同期回路２４で送信装置１０のフレーム同期
信号発生回路１４により出力されるフレーム同期
信号にスクランブルがかけられた信号をフレーム
同期信号として扱うように変更したものである。
このように変更した場合でも、送信装置１０でフ
レーム同期信号を含めた信号にスクランブルをか
けるということが第８図の場合と変わるだけで、
第８図の実施例と同様の効果が得られる。
した実施例である。第８図の実施例においては、
送信装置１０でEX−OR回路１９によりスクラ
ンブルをかけている信号は送信信号入力端子１１
からの信号ｌであるが、第１０図の実施例では、
送信データ入力端子１１からの信号ｌにはスクラ
ンブルをかけないで、直接フレーム生成回路１５
に入力させ、それからフレーム生成回路１５の出
力信号にカウンタ１３の出力信号ｋとEX−OR
回路１９でスクランブルをかけて、その出力をモ
ジユレータ１６に入力させて受信装置２０のフレ
ーム同期回路２４で送信装置１０のフレーム同期
信号発生回路１４により出力されるフレーム同期
信号にスクランブルがかけられた信号をフレーム
同期信号として扱うように変更したものである。
このように変更した場合でも、送信装置１０でフ
レーム同期信号を含めた信号にスクランブルをか
けるということが第８図の場合と変わるだけで、
第８図の実施例と同様の効果が得られる。
（発明の効果）
以上説明したように、本発明によれば、伝送フ
レームに同期した１符号ごとに反転する出力信号
を利用して入力信号をスクランブルし、受信装置
２０のデータ復調に有害な“０”連続符号や
“１”連続符号を防止でき、又、システム立上り
時の“０”連続データを“０”と“１”の繰り返
しデータに変換して送出することにより、受信側
で正しい復調クロツクを確定させることができ、
しかも回路が簡単で実現できるため経済的であ
る。
レームに同期した１符号ごとに反転する出力信号
を利用して入力信号をスクランブルし、受信装置
２０のデータ復調に有害な“０”連続符号や
“１”連続符号を防止でき、又、システム立上り
時の“０”連続データを“０”と“１”の繰り返
しデータに変換して送出することにより、受信側
で正しい復調クロツクを確定させることができ、
しかも回路が簡単で実現できるため経済的であ
る。
第１図はNRZ符号とスプリツトフエーズ符号
を説明するためのタイムチヤート、第２図は
PLL回路を使つた従来のスプリツトフエーズ符
号復調回路を示すブロツク図、第３図、第４図は
第２図内の各信号を示すタイムチヤート、第５図
は従来の同期式データ伝送システムの例を示すブ
ロツク図、第６図は伝送フレームを示すタイムチ
ヤート、第７図は従来の５次リセツト形スクラン
ブラの例を示すブロツク図、第８図は本発明の一
実施例である同期式データ伝送システムのブロツ
ク図、第９図は第８図内の各信号を示すタイムチ
ヤート、第１０図は本発明の他の一実施例を示す
ブロツク図である。
を説明するためのタイムチヤート、第２図は
PLL回路を使つた従来のスプリツトフエーズ符
号復調回路を示すブロツク図、第３図、第４図は
第２図内の各信号を示すタイムチヤート、第５図
は従来の同期式データ伝送システムの例を示すブ
ロツク図、第６図は伝送フレームを示すタイムチ
ヤート、第７図は従来の５次リセツト形スクラン
ブラの例を示すブロツク図、第８図は本発明の一
実施例である同期式データ伝送システムのブロツ
ク図、第９図は第８図内の各信号を示すタイムチ
ヤート、第１０図は本発明の他の一実施例を示す
ブロツク図である。
Claims (1)
- 【特許請求の範囲】 １ 送信クロツクを発生するクロツク発生回路
と、前記送信クロツクを１フレーム分カウントす
る毎に送信フレーム同期パルスを出力するカウン
タと、前記送信クロツクに同期した送信NRZ符
号データ信号と前記カウンタの最下位ビツト出力
信号との排他的論理和を求め排他的論理和信号を
出力する排他的論理和回路と、前記送信フレーム
同期パルスによりフレーム同期信号を発生させる
フレーム同期信号発生回路と、前記排他的論理和
信号と前記フレーム同期信号により送信NRZフ
レーム信号を生成するフレーム生成回路と、前記
送信NRZフレーム信号を送信スプリツトフエー
ズ信号に変換するモジユレータと、前記送信スプ
リツトフエーズ信号により送信出力信号を出力す
る出力回路とを備えたスプリツトフエーズ符号を
用いるデータ伝送方式。 ２ 送信クロツクを発生するクロツク発生回路
と、前記送信クロツクを１フレーム分カウントす
る毎に送信フレーム同期パルスを出力するカウン
タと、前記送信フレーム同期パルスによりフレー
ム同期信号を発生させるフレーム同期信号発生回
路と、前記送信クロツクに同期した送信NRZ符
号データ信号と前記フレーム同期信号により送信
NRZフレーム信号を生成するフレーム生成回路
と、前記送信NRZフレーム信号と前記カウンタ
の最下位ビツト出力信号との排他的論理和を求め
排他的論理和信号を出力する排他的論理和回路
と、前記排他的論理和信号を送信スプリツトフエ
ーズ信号に変換するモジユレータと、前記送信ス
プリツトフエーズ信号により送信出力信号を出力
する出力回路とを備えたスプリツトフエーズ符号
を用いるデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119933A JPS60264135A (ja) | 1984-06-13 | 1984-06-13 | スプリツトフエ−ズ符号を用いるデ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119933A JPS60264135A (ja) | 1984-06-13 | 1984-06-13 | スプリツトフエ−ズ符号を用いるデ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60264135A JPS60264135A (ja) | 1985-12-27 |
| JPH026261B2 true JPH026261B2 (ja) | 1990-02-08 |
Family
ID=14773757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59119933A Granted JPS60264135A (ja) | 1984-06-13 | 1984-06-13 | スプリツトフエ−ズ符号を用いるデ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60264135A (ja) |
-
1984
- 1984-06-13 JP JP59119933A patent/JPS60264135A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60264135A (ja) | 1985-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3980825A (en) | System for the transmission of split-phase Manchester coded bivalent information signals | |
| US4425666A (en) | Data encoding and decoding communication system for three frequency FSK modulation and method therefor | |
| US3902161A (en) | Digital synchronizer system for remotely synchronizing operation of multiple energy sources and the like | |
| US3705398A (en) | Digital format converter | |
| US3819853A (en) | System for synchronous data transmission through a digital transmission channel | |
| US4052558A (en) | Data transmission system | |
| KR100306938B1 (ko) | 직렬 데이터와 클록 신호를 합성하는 방법 및 장치 | |
| US4740998A (en) | Clock recovery circuit and method | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| US4887269A (en) | Apparatus for the reception of radio broadcasted digital signals | |
| JPS60145745A (ja) | バイフェーズ符号クロック抽出回路 | |
| US4759040A (en) | Digital synchronizing circuit | |
| JPH026261B2 (ja) | ||
| EP0284164B1 (en) | Decoding unit for CMI-encoded signals | |
| KR100285538B1 (ko) | 주파수 가변 맨체스터 코딩 시스템 | |
| RU16809U1 (ru) | Устройство синхронизации и декодирования | |
| JPS632444A (ja) | フェ−ズコヒレント復調器 | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JP3248382B2 (ja) | Ｆｍデコーダ | |
| KR100257372B1 (ko) | 디퍼런셜 코드를 이용한 신호복원회로 | |
| JP2682155B2 (ja) | Ｃｒｖ検出回路 | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| SU836811A1 (ru) | Устройство синхронизации цифровой радиотелемет-РичЕСКОй СиСТЕМы | |
| SU987842A2 (ru) | Цифровой демодул тор частотно-манипулированных сигналов |