JPH0262649A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPH0262649A JPH0262649A JP63215742A JP21574288A JPH0262649A JP H0262649 A JPH0262649 A JP H0262649A JP 63215742 A JP63215742 A JP 63215742A JP 21574288 A JP21574288 A JP 21574288A JP H0262649 A JPH0262649 A JP H0262649A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- input
- output
- control device
- occupation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、共通入出力バスを介してｃｐｕ、 ５ｃｒｓ
と接続されている入出力制御装置に関し、特に、ＣＰＵ
からの占有命令により特定のＣＰＵに占有されて動作す
る入出力制御装置に関する。
と接続されている入出力制御装置に関し、特に、ＣＰＵ
からの占有命令により特定のＣＰＵに占有されて動作す
る入出力制御装置に関する。
従来の技術
従来、この種の入出力制御装置において占有状態の解除
は占有を指示したＣＰＵからの占有解除命令によっての
み可能であった。
は占有を指示したＣＰＵからの占有解除命令によっての
み可能であった。
発明が解決しようとする課題
従って、上述した従来の入出力制御装置では。
占有を指示したＣＰＵが何らかの要因により動作不能と
なった場合には、占有されたままの状態となり、他のＣ
ＰＵが使用することができなくなってしまっていた。
なった場合には、占有されたままの状態となり、他のＣ
ＰＵが使用することができなくなってしまっていた。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な入出力制御装置を提
供することにある。
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な入出力制御装置を提
供することにある。
課題を解決するための手段
上記目的を達成する為に１１本発明に係る入出力制御装
置は、共通入出力バスからの占有解除を指示する回報通
信を受け取る手段と、回報通信内に示されているＣＰＵ
番号と自らが占有されているＣＰＵのＣＰＵ番号とを比
較する手段と、比較の結果両者が一致したならば自らの
占有状態を解除する手段とを具備して構成される。
置は、共通入出力バスからの占有解除を指示する回報通
信を受け取る手段と、回報通信内に示されているＣＰＵ
番号と自らが占有されているＣＰＵのＣＰＵ番号とを比
較する手段と、比較の結果両者が一致したならば自らの
占有状態を解除する手段とを具備して構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明に係る入出力制御装置の一実施例を示す
ブロック構成図である。
ブロック構成図である。
第１図を参照するに、本発明の入出力制御装置１．００
は共通入出力バス１０１を介してＣＰＵ及びＳＣＰ （
システム制御装置）と接続されている。
は共通入出力バス１０１を介してＣＰＵ及びＳＣＰ （
システム制御装置）と接続されている。
ＣＰＵからの占有命令は共通入出力バス１０１及び共通
入出力バス制御回路１０２を介して入出力命令制御回路
１０３に入力される。入出力制御装置１００は、前記占
有命令の持つＣＰＵ番号をＣＰＵ番号レジスタ１１０に
格納し、占有を指示されたＣＰＵの命令のみを受け付け
る状態となる。占有状態となった入出力制御装置におい
て、ＣＰＵから出力される入出力命令は共通入出力バス
制御回路１０２を介して入出力命令制御回路１０３に入
力され、その入出力命令の持つＣＰＵ番号はＣＰＵ番号
レジスタ１０９に格納される。
入出力バス制御回路１０２を介して入出力命令制御回路
１０３に入力される。入出力制御装置１００は、前記占
有命令の持つＣＰＵ番号をＣＰＵ番号レジスタ１１０に
格納し、占有を指示されたＣＰＵの命令のみを受け付け
る状態となる。占有状態となった入出力制御装置におい
て、ＣＰＵから出力される入出力命令は共通入出力バス
制御回路１０２を介して入出力命令制御回路１０３に入
力され、その入出力命令の持つＣＰＵ番号はＣＰＵ番号
レジスタ１０９に格納される。
ＣＰＵ番号レジスタ１０９とＣＰＵ番号レジスタ１１０
の内容は比較器１０７により比較され、その比較結果が
入出力命令制御回路１０３に伝達される。比較結果が一
致していた場合にはその入出力命令は受け付けられ、実
行制御回路１０４によって実行される。比較結果が一致
しなかった場合には、その入出力命令は実行されない。
の内容は比較器１０７により比較され、その比較結果が
入出力命令制御回路１０３に伝達される。比較結果が一
致していた場合にはその入出力命令は受け付けられ、実
行制御回路１０４によって実行される。比較結果が一致
しなかった場合には、その入出力命令は実行されない。
占有を指示したＣＰＵが何らかの原因により動作不能と
なった場合には、システムを監視するＳＣＰは、ＣＰＵ
の動作不能を検出し、共通入出力バスｌＯ１に対して占
有状態解除を指示する同報通信を出力する。入出力制御
装置１００は、共通入出力バス制御回路１０２を介して
回報通信を受信し１回報通信制御回路１０５により受け
取る０回報通信により占有解除されるべきＣＰＵ番号は
ＣＰＵ番号レジスタ１１１に格納される。 ＣＰＵ番号
レジスタ１１０とＣＰＵ番号レジスタ１１１との内容は
比較器１０８にて比較され、比較結果は占有状態解除回
路１０６に伝達される。比較結果が一致した時には、占
有状態解除回路１０６は占有状態を解除すべく入出力命
令制御回路１０３を制御する。占有状態の解除された入
出力制御装置ｄｌｏＯはそれ以後新たな占有命令が他の
ＣＰＵから実行されるまで、どのＣＰＵの入出力命令も
受け付ける。
なった場合には、システムを監視するＳＣＰは、ＣＰＵ
の動作不能を検出し、共通入出力バスｌＯ１に対して占
有状態解除を指示する同報通信を出力する。入出力制御
装置１００は、共通入出力バス制御回路１０２を介して
回報通信を受信し１回報通信制御回路１０５により受け
取る０回報通信により占有解除されるべきＣＰＵ番号は
ＣＰＵ番号レジスタ１１１に格納される。 ＣＰＵ番号
レジスタ１１０とＣＰＵ番号レジスタ１１１との内容は
比較器１０８にて比較され、比較結果は占有状態解除回
路１０６に伝達される。比較結果が一致した時には、占
有状態解除回路１０６は占有状態を解除すべく入出力命
令制御回路１０３を制御する。占有状態の解除された入
出力制御装置ｄｌｏＯはそれ以後新たな占有命令が他の
ＣＰＵから実行されるまで、どのＣＰＵの入出力命令も
受け付ける。
第２図は本発明の入出力制御装置を用いたデータ処理シ
ステムの構成例を示す図である。
ステムの構成例を示す図である。
第２図を参照するに、 ＣＰＵ２０１． ＣＰＵ２０２
．５ＣＰ２０３゜入出力制御袋！１００及び１００′は
共通入出力バス１０１により接続されている。
．５ＣＰ２０３゜入出力制御袋！１００及び１００′は
共通入出力バス１０１により接続されている。
入出力制御袋＠１００及び１００’はＣＰＵ２０１また
は２０２によって使用され、片方のＣＰＵに占有されて
いる入出力制御装置は他方のＣＰＵが使用することはで
きない、 ＣＰＵ２０１が入出力制御袋＠ １００を占
有して使用している時にＣＰＵ２０２は入出力制御装置
１００を使用できない。この場合、 ＣＰＵ２０２が動
作不能となった場合に入出力制御袋＠１００は占有状態
のままとなり、 ＣＰＵ２０２は使用することができな
い。
は２０２によって使用され、片方のＣＰＵに占有されて
いる入出力制御装置は他方のＣＰＵが使用することはで
きない、 ＣＰＵ２０１が入出力制御袋＠ １００を占
有して使用している時にＣＰＵ２０２は入出力制御装置
１００を使用できない。この場合、 ＣＰＵ２０２が動
作不能となった場合に入出力制御袋＠１００は占有状態
のままとなり、 ＣＰＵ２０２は使用することができな
い。
５ＣＰ２０３は、ＣＰＵ２０１及びＣＰＵ２０２を常に
監視しており、ＣＰＵ２０１が動作不能になったことを
検出する。
監視しており、ＣＰＵ２０１が動作不能になったことを
検出する。
そして、５ＣＰ２０３は共通入出力バスｌｏｔに対し占
有状態を解除する様に指示するために回報通信を出力す
る。入出力制御装置１００及び１００′は同報通信を受
け取ると、自らが占有されているＣＰＵのＣＰＵ番号と
回報通信内に示されるＣＰＩＪ番号を比較し、−致した
場合には自らの占有状態を解除し、一致しなかった場合
には占有状態はそのままである。従って、入出力制御装
置ｌＯＯは自らの占有状態を解除し、 ＣＰＵ２０２は
入出力制御装置１００を使用することができるようにな
る。
有状態を解除する様に指示するために回報通信を出力す
る。入出力制御装置１００及び１００′は同報通信を受
け取ると、自らが占有されているＣＰＵのＣＰＵ番号と
回報通信内に示されるＣＰＩＪ番号を比較し、−致した
場合には自らの占有状態を解除し、一致しなかった場合
には占有状態はそのままである。従って、入出力制御装
置ｌＯＯは自らの占有状態を解除し、 ＣＰＵ２０２は
入出力制御装置１００を使用することができるようにな
る。
発明の詳細
な説明したように１本発明の入出力制御装置をデータ処
理システムに用いることにより、あるＣＰＵが入出力制
御装置を占有したまま動作不能になった場合に、他のＣ
ＰＵが引きつづきそれらの入出力制御装置を使用できる
という効果が得られる。
理システムに用いることにより、あるＣＰＵが入出力制
御装置を占有したまま動作不能になった場合に、他のＣ
ＰＵが引きつづきそれらの入出力制御装置を使用できる
という効果が得られる。
第１図は本発明に係る入出力制御装置の一実施例を示す
ブロック構成図、第２図は本発明の入出力制御装置を用
いたデータ処理システムの構成例を示す図である。 １００、１００’、、、本発明の入出力制御装置、１０
１．、。 共通入出力バス、１０２．、、共通入出力バス制御回路
。 １０３、、、入出力命令制御回路、 １０４．、、実行
制御回路。
ブロック構成図、第２図は本発明の入出力制御装置を用
いたデータ処理システムの構成例を示す図である。 １００、１００’、、、本発明の入出力制御装置、１０
１．、。 共通入出力バス、１０２．、、共通入出力バス制御回路
。 １０３、、、入出力命令制御回路、 １０４．、、実行
制御回路。
Claims (1)
- 中央処理装置（以下ＣＰＵと略記する）、システム制御
装置（以下ＳＣＰと略記する）及び入出力制御装置が共
通入出力バスを介して接続されているデータ処理システ
ムの入出力制御装置であって、ＣＰＵからの占有命令に
より特定のＣＰＵからの命令のみを実行する占有状態と
なりそれ以後占有されたＣＰＵからの占有解除命令を受
け取るまで占有されたＣＰＵ以外のＣＰＵからの命令を
受け付けない入出力制御装置において、共通入出力バス
からの占有解除を指示する同報通信を受け取る手段と、
同報通信内に示されているＣＰＵ番号と自らが占有され
ているＣＰＵのＣＰＵ番号とを比較する手段と、前記比
較手段による比較の結果両者が一致したならば自らの占
有状態を解除する手段とを有することを特徴とした入出
力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63215742A JPH0262649A (ja) | 1988-08-30 | 1988-08-30 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63215742A JPH0262649A (ja) | 1988-08-30 | 1988-08-30 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0262649A true JPH0262649A (ja) | 1990-03-02 |
Family
ID=16677452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63215742A Pending JPH0262649A (ja) | 1988-08-30 | 1988-08-30 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0262649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520250A (ja) * | 1991-07-17 | 1993-01-29 | Shikoku Nippon Denki Software Kk | データ処理装置 |
-
1988
- 1988-08-30 JP JP63215742A patent/JPH0262649A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520250A (ja) * | 1991-07-17 | 1993-01-29 | Shikoku Nippon Denki Software Kk | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181938A (en) | Processor device | |
| JPH0262649A (ja) | 入出力制御装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPS63188257A (ja) | バス獲得方式 | |
| JPH0198047A (ja) | 割込み処理方式 | |
| JPS62168258A (ja) | Ｃｐｕ切換回路 | |
| JPS62236058A (ja) | バス獲得方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH087686B2 (ja) | 優先順位設定機能付き割込みコントローラ装置 | |
| JPH05158708A (ja) | 割り込み制御回路 | |
| JPH01248264A (ja) | システムバス競合制御方式 | |
| JPS60170870A (ja) | 複写機の制御装置 | |
| JPH01319849A (ja) | 割り込み回路 | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 | |
| JPH02195463A (ja) | 情報処理装置 | |
| JPH01243158A (ja) | 情報処理装置 | |
| JPH01276261A (ja) | 割込み制御装置 | |
| JPH04139555A (ja) | バス中継装置 | |
| JPH0340185A (ja) | ワンチップマイクロコンピュータ | |
| JPH05225112A (ja) | 情報処理装置 | |
| JPS59208649A (ja) | 演算処理装置 | |
| JPH0240755A (ja) | データ処理装置 | |
| JPS60239855A (ja) | 論理装置 | |
| JPH06110821A (ja) | データ転送システム |