JPH0262877B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この考案は、インパルス応答を係数パラメータ
として用いて作成した入力信号（音楽信号等）の
複数の遅延信号を重ね合せて、入力信号の残響音
を作成する装置に関し、残響音の周波数特性を制
御して帯域制限すると同時に、残響音の１つのサ
ンプルを作成するための周期を長くして演算点数
を増加させ、より理想的な残響音を作成するよう
にしたものである。 〔従来の技術〕 音楽信号等に人工的に残響を付加する場合、電
子的な方法として最も直接的なものは、仮想する
ホール等の音響空間におけるインパルス応答に対
応して、直接音から種々の時間遅れをもつ信号の
重ね合せとして表現する方法である。すなわち、
仮想する音響空間のインパルス応答が、第２図に
示すように、直接音に対して遅延時間τ_iとレベル
g_i（ｉ＝１〜ｎ）で構成される複数の反射音の列
であるとすると、この遅延時間τ_iとレベルg_iを係
数パラメータ（反射音パラメータ）として、入力
信号の各サンプルについて反射音列をそれぞれ作
成し、各サンプルの反射音を同時刻ごとに重ね合
せていくことにより（このように遅延信号に、ゲ
インをかけて加算する演算をたたみ込み演算とい
う。）残響音が作成される。 このたたみ込み演算は、概念的には第３図に示
すように、マルチタツプを持つシフトレジスタ１
に入力信号の各サンプル値をサンプリング周期τ₀
ごとに順次シフトしながら入力し、１サンプリン
グ周期τ₀内において遅延時間τ₁〜τ_oに対応する各
タツプから各サンプルの遅延信号X₁〜X_oをそれ
ぞれ出力し、これらを乗算器２−１，２−ｎをそ
れぞれ係数（ゲイン）g₁〜g_oを付与し、加算器３
で加算するもので、 Xout＝_o 〓ⁱ⁼¹ x_i・g_i なる残響信号の１つのサンプルが得られる。 具体的には、第４図に示すように、入力信号の
各サンプルをデータメモリ１０に記憶し、パラメ
ータメモリ１２から遅延時間データτ₁〜τ_oを順次
読み出し、これらをアドレスとして、各遅延時間
τ₁〜τ_oに対応する遅延信号X₁〜X_oをデータメモ
リ１２から順次読み出し、乗算器１４でこれら遅
延信号X₁〜X_oに係数g₁〜g_oをそれぞれ付与して、
個々の反射音信号X₁・g₁〜X_o・g_oを順次作成し、
これらを加算器１８とレジスタ２０で構成される
アキユームレータ１６で順次累算することによ
り、残響信号の１つのサンプルが作成される。そ
して、データメモリ１０に新たな入力信号サンプ
ルが書き込まれるごとに、この一連の動作を繰り
返せば、一連の残響信号が作成される。 前記の直列逐次処理によるたたみ込み演算は、
入力信号の１サンプリング周期τ₀中に前記一連の
動作を行なつて、１つの残響信号のサンプルを作
成しなければならないが、演算速度の制約から、
周期τ₀中にたたみ込み演算できる点数アキユーム
レータ１６で周期τ₀中にデータ係数を付して累算
する回数）は制限されていた。しかし、より多く
のたたみ込みが行なえば、より自然な残響信号を
再現できることはあきらかである。 そこで、従来、周期τ₀中で反射音パラメータの
領域を選択使用して、実質的にたたみ込み点数を
増加させるものがあつた。第５図はこの様子を示
したもので、入力信号の各時点ａ〜ｋにおいて使
用される反射音パラメータの領域を示したもので
ある。これによれば、入力信号が持続している場
合（ａ〜ｄ）は、残響音の後半部分（小レベル）
は入力信号にマスキングされて聴こえなくなる性
質があるので、初期部分の反射音パラメータのみ
を使用（以下これを固定形動作という。）し、入
力信号が途絶した場合（ｅ〜）には、使用する反
射音パラメータの領域を順次下位に移行させ、自
然でかつ長い残響音を確保している（以下これを
適応形動作という。）。 ところで、自然界における残響は、時間ととも
に変化し、高域成分ほど早く減衰する性質があ
る。そこで、前記の人工的な残響付加において
も、例えば第６図に示すように、残響付加回路２
２の出力側に周波数特性制御回路２４を設けて、
前記適応形動作時に周波数特性制御回路２４のフ
イルタ特性（ローパスフイルタ）を第７図に示す
ようにf₁〜f_o（第８図）と順次カツトオフ周波数
の低い特性に切替えていけば、この現象をシミユ
レートできる。 〔発明が解決しようとする問題点〕 この発明は、前記周波数特性制御を伴う残響付
加装置において、より自然に近い残響音を得よう
とするものである。 〔問題点を解決するための手段〕 この発明は、周波数特性制御による帯域制限に
合せて、残響付加回路において残響信号を作成す
るためのサンプリング周期を長くして、たたみ込
み点数を増やしたものである。 〔作用〕 この発明の前記解決手段によれば、残響信号の
１つのサンプルを作るためのたたみ込み点数が増
えるので、残響信号を構成する情報量が増え、よ
り自然に近い残響音を得ることができる。 〔発明の原理〕 標本化定理によれば、信号の最高周波数の２倍
以上のサンプリング周波数でサンプリングを行な
えば、元の波形は完全に再現できる。したがつ
て、前記周波数特性制御回路２４により帯域制限
を行なう場合、帯域が狭くなるのに合せて残響付
加回路２２から出力する残響信号のサンプリング
周波数を低くしても、その帯域内の残響信号を再
現できる。そして、サンプリング周期を低くすれ
ば、１サンプリング周期は長くなり、この周期内
にたたみ込み可能な点数が増え、これにより残響
音の情報情が増え、より自然に近い残響音を得る
ことができる。 すなわち、周波数帯域が前記第８図のように変
化する際、帯域変化に合せてサンプリング周期を
第９図のように変化させれば、これに応じてたた
み込み点数を変化させることができる。すなわ
ち、 たたみ込み点数≒サンプリング周期／１回の動
作（係数付および加算に要する時間） となる。 第１０図は、この発明によりサンプリング周期
を変化させた場合にたたみ込み点数が変化する様
子を示したものである。また、第１１図は、入力
が途絶して適応形動作に移行した時に、フイルタ
特性の変化とともにたたみ込みに使用する反射音
パラメータの領域および個数が変化する様子を示
したものである。残響信号の減衰とともにフイル
タ特性の帯域を狭めていくので（第７図，第８
図）、使用する反射音パラメータの個数がしだい
に増加していき、たたみ込み点数が増えていく。 〔実施例〕 この発明の一実施例を第１図に示す。この残響
付加装置は、入力信号の残響信号を作成する残響
付加回路２２と、作成された残響信号にフイルタ
特性を付与する周波数特性制御回路２４とを具え
ている。残響付加回路２２は、入力が途絶した場
合に、使用する反射音パラメータの領域を下位に
順次ずらしていく適応形動作をするように構成さ
れている。 ところで、適応形の残響付加装置では、入力信
号がゼロレベルになつたことを検出して、固定形
動作すなわちパラメータの使用区間を上位に固定
して残響音を作成する動作から適応形動作すなわ
ちパラメータの使用区間を順次下位にずらしてい
く動作に切替えるが、検出されるゼロレベルが単
に信号波形のゼロクロスによるものか、あるい
は、本当に入力信号が途絶えたことによるものか
を判断するため、数10ミリ秒程度の長い時間にわ
たつて入力信号のレベルを検出する必要がある。
また、入力信号途絶と判断した場合、その検出区
間の最初の入力信号部分にさかのぼつて適応形動
作を実行していかなければならない。このため従
来の適応形においては、入力信号を一時蓄えてお
くためのメモリ（プリメモリ）を用いてその検出
時間分入力信号を常に遅延させており、このた
め、入出力間に遅延時間が生じる欠点があつた。 そこで、第１図の実施例の残響付加回路２２で
は、これを改善して、プリメモリ３２のデータに
ついて反射音パラメータの初期部分を適用して固
定形のたたみ込み演算を行ない、プリメモリから
の遅延データが入力されるデータメモリ３４につ
いては反射音パラメータの残りの部分を適用して
適応形のたたみ込み演算を行ない、最終的にこれ
ら出力を加算するようにして、入出力間の遅延を
なくしている。 なお、この実施例においては、全部でｎ個のパ
ラメータ（τ₁，g₁）〜（τ_o，g_o）を使用するもの
とし、そのうち固定形たたみ込みに上位ｈ個のパ
ラメータ（τ₁〜g₁）〜（τ_h，g_h）を使用し、適応
形たたみ込みに残りのパラメータ（τ_h+1，g_h+1）
〜（τ_o，g_o）のうちの適宜の領域を使用する場合
について説明する。 第１図において、入力信号サンプルはゼロ検出
部２５のゼロ検出用のプリメモリ３２に一旦蓄え
られ、ゼロ検出を行なう数10ミリ秒遅延されて順
次適応形たたみ込み演算部３６のデータメモリ３
４に転送されていく。 固定形たたみ込み演算部２７は、プリメモリ３
２のデータから初期部分の残響信号を作成する。
すなわち、インパルスレスポンスデイレイメモリ
４０は、遅延時間のパラメータτ_i（ｉ＝１，２…
ｎ）のうちプリメモリ３２に保持される遅延デー
タ分のパラメータ（すなわち数10ミリ秒までのパ
ラメータ）τ₁〜τ_hを記憶している。また、インパ
ルスレスポンスレベルメモリ４２は、これらに対
応するレベルパラメータg₁〜g_hを記憶している。 カウンタ４４は、メモリ４０，４２から入力信
号の１サンプリング周期ごとに全パラメータ
（τ₁，g₁）〜（τ_h，g_h）を読出走査するとともに、
プリメモリ３２に書込アドレスと読出アドレスを
与えるためのものである。読出アドレスは書込ア
ドレスを基準としてτ₁〜τ_h遅延した位置にあるの
で、加算器４６で書込アドレスに遅延時間パラメ
ータτ₁〜τ_hを加算した形で与えられる。 プリメモリ３２から読み出された各遅延時間τ₁
〜τ_hに対応した入力サンプル値X₁〜X_hは、たた
み込み演算回路４８において、メモリ４２からの
対応レベルパラメータg₁〜g_hとそれぞれ掛け合さ
れて累算され、たたみ込み演算が行なわれる。こ
のようにして、入力信号のサンプリング周期ごと
に一連のたたみ込み演算が行なわれて、固定形た
たみ込み演算部２７からは、初期部分の残響信号
が出力される。 適応形たたみ込み演算部３６において、データ
メモリ３４はプリメモリ３２か出力される遅延デ
ータを最古サンプルが書き込まれているアドレス
から順に書き込込んで、順次更新していく。 インパルスレスポンスデイレイメモリ５０は、
前記固定形たたみ込み演算部２７で用いられる初
期反射音部分の遅延時間パラメータτ₁〜τ_hより後
の遅延時間パラメータτ_h+1〜τ_oを記憶し、インパ
ルスレスポンスレベルメモリ５２は、これらの対
応ゲインパラメータg_h+1〜g_oを記憶している。こ
れらパラメータ（τ_h+1，g_h+1）〜（τ_o，g_o）の内
容については後に述べる。 カウンタ４８は、メモリ５０，５２から入力信
号１のサンプリング周期ごとに全パラメータ
（τ_h+1，g_h+1）〜（τ_o，g_h）のうち所定領域のパラ
メータを読出走査するためのものである。 順列コントロール５４は、カウンタ４８が読み
出すべき前記所定領域を決めるものである。すな
わち、入力信号が連続しているときは、先頭から
所定数のパラメータ（τ_h+1，g_h+1），（τ_h+2，g_h+2）
…、カウンタ４８のカウントに従つて順次読み出
し、ゼロ検出部２５がゼロ検出すると、それ以後
の時間ｔを計測し、これとプリメモリ３２での遅
延時間t₀（τ_h≦t₀≦τ_h+1）を足して、ｔ＋t₀≦τ_iの
関係にあるパラメータを上位から使用する。例え
ば、はじめはｔ＝０なので（τ_h+1，g_h+1）からｔ
＋t₀＞τ_h+1となると（τ_h+2，g_h+2）から更にｔ＋t₀
＞τ_h+2となると（τ_h+3，g_h+3）から所定数のパラ
メータが利用される。この場合、帯域制御回路５
５の指令により、使用されるパラメータの個数は
順次増加してくる。 アドレスコントローラ５６は、データメモリ３
４の書込および読出アドレスを指令するものであ
る。書込アドレスは、前述のように、最古サンプ
ルが入つているアドレスが順次指定され、新しい
サンプルに更新されていく。読出アドレスは、書
込アドレスを基準として、インパルスレスポンス
デイレイメモリ５０から読み出された遅延時間パ
ラメータτ_iに対応すべきデータアドレスが指令さ
れ、その遅延時間データX_iを読み出す。なお、デ
ータメモリ３４からのデータ読出しに関する具体
的内容は後に述べる。 なお、ゼロ検出がなされたとき、データメモリ
３４は書込停止となり、、ゼロ検出が解除された
とき（信号入力が再開されたとき）、その停止し
たアドレスから書込を再開させるようになつてい
る。 たたみ込み演算回路３８は、データメモリ３４
から読み出された遅延信号データX_iにインパルス
レスポンスレベルメモリ５２からの対応レベルパ
ラメータg_iを順次掛け合せて累算し、１つの残響
信号サンプルを出力する。このようにして、所定
の周期（入力信号が持続して固定形動作をしてい
るときは入力信号のサンプリング周期の入力信号
が途絶して適応形動作をしているときはそれより
も順次長くなつていく周期）ごとに初期部分以後
の残響信号のサンプルが作成されていく。 適応形たたみ込み演算部３６の出力は周波数特
性制御回路２４に入力されてフイルタ特性が付与
される。この回路２４は、デジタルフイルタで構
成され、入力信号をフイルタ演算回路７０内に設
けられたメモリで順次遅延するとともに、係数メ
モリ６６に記憶されているフイルタ係数を専用カ
ウンタ６８で読出走査して、遅延データに乗算し
て累算（すなわちこのフイルタ演算もたたみ込み
演算。）し、フイルタ特性を付与する。 係数メモリ６６には様々なフイルタ特性を示す
係数が記憶されており、ゼロ検出部２５でゼロ検
出されると、順次カツトオフ周波数が低くなるロ
ーパスフイルタの特性が選択される。このとき、
適応形たたみ込み演算部３６の帯域制御回路５５
は、選択されたフイルタ特性に応じて残響信号を
作成するためのサンプリング周期を順次長くすべ
く、順列コントローラ５４，アドレスコントロー
ラ５６，カウンタ６８に指令を出す。 固定形たたみ込み演算部２７で作成された初期
部分の残響信号と、適応形たたみ込み演算部３６
で作成されたサンプリング周期が元に戻され、さ
らに周波数特性制御回路２４でフイルタ特性が付
与された初期以後の残響信号は、加算器６０で加
算されて一体化されて出力される。 〔残響付加回路２２の具体例〕 第１図の実施例における残響付加回路２２の具
体例を第１２図に示す。 具体例を説明する前に、サンプリング周期の可
変状況と、周期を可変した場合のたたみ込み演算
内容およびそのためのパラメータ記憶について簡
単に述べる。 サンプリング周期の変化比は、原理的には、出
力側での帯域制限内容と合致していさえすれば、
任意の比とすることが可能であるが、ここでは、
動作簡略化のため、サンプリング周期を２倍づつ
長くさせていく（すなわち、周波数特性制御回路
の帯域制限を1/2倍づつ変化させていくものとな
る。 また、サンプリング周期が変ると、当然出力サ
ンプルが得られる間隔も変わる。ここで、たたみ
込み演算の原理を再び思いおこしてみるに、ある
出力サンプル列を得るために用いるデータ列は、
必ず同じタイミングで得られたものでなければな
らない。すなわちサンプリング周期が２倍になつ
たら、用いるデータ間隔も２倍、つまり同じデー
タ列を用いるならば１個おきのデータを用いなけ
ればならない。サンプリング周期が４倍になつた
ら用いるデータ間隔も４倍、つまり３個おきのデ
ータを用いなければならない。さらに前述した適
応形演算の場合には順次シフトされていく先頭デ
ータ位置についても正確に把握しておかなければ
ならない。 上述した内容を実現するには、データ読出アド
レス回路にてハード的にそのような動作となるよ
うに制御する方法も考えられるが、ここでは、よ
り簡単かつ効果的な方法として、たたみ込み演算
に用いるパラメータの付与方法に工夫をこらした
ものとしている。 第１２図で示す具体例のパラメータメモリの記
憶内容について、第１３図ａ，ｂを参照しつつ説
明する。同図ａは一般的なインパルスレスポンス
を、横軸を実時間として、模式的に表わしたもの
である。これを係数パラメータとしてメモリに記
憶する際、メモリアドレスと時間とを１対１に対
応させていけば、最も直接的であるが、その場合
膨大なメモリを要することになつてしまう。そこ
で従来はレスポンスが存在し、かつ初期部分のも
ののみのデータを、遅延時間およびゲインの形で
メモリに記憶していたわけであるが、ここでは、
時間経過につれて、サンプリング周期が長くなり
同時に前述したように適用データ間隔も間引きさ
れることに鑑みて、第１３図ｂに示すように、必
要なレスポンスのパラメータ以外は記憶しないよ
うにしている。その結果、記憶されるパラメータ
は、該当する時間におけるたたみ込み動作形態お
よびサンプリング周期に応じ、概略、後期部分ほ
ど間引かれたものとなり、総数としては間引きな
しの場合に比べ相当に少なくなつている。ところ
で、具体的にパラメータの記憶内容を決定するに
は、さらに帯域制限の変化条件等を決めておく必
要がある。ここでは、固定形動作による初期遅延
をt₀とし、適応形に移行した後、t₀，4t₀，16t₀ご
とに帯域制限値（フイルタのカツトオフ周波数値
が該当）が1/2づつ小さくなつていくものとして、
第１３図ａから同図ｂへのパラメータ選択がなさ
れている。すなわち、これによれば、同一のハー
ドによつても、帯域制限が1/2小さくなるごとに、
たたみ込み点数は２倍になり、また、第１３図ａ
の横軸に相当する実時間で言えば４倍の時間分の
残響が得られることになる。 実際の回路では第１３図ｂにおける部分ａのパ
ラメータが固定形動作用パラメータ（τ₁，g₁）〜
（τ_h，g_h）として、部分ｂのパラメータが適応形
動作用パラメータ（τ_h+1，g_h+1）〜（τ_o，g_o）と
して、パラメータメモリ７２に記憶されている。
これにより、サンプリング周期可変かつ適応形動
作で必要とされるところの、周期変化に伴なうデ
ータの所定数飛ばし読みについても、単にパラメ
ータメモリ７２アドレスを順次変化させていくだ
けで極めて簡単に実現させることができる。 第１２図において、タイミングコントローラ１
２４からは各部を動作させるための制御クロツク
Ｃ１，Ｃ１′，Ｃ２′，Ｃ３，Ｃ３′，Ｃ４′，Ｃ
５，Ｃ６が出力される（第１４図参照）。クロツ
クＣ１は入力信号のサンプリング周期τ₀に同期し
た信号である。クロツクＣ１′は入力信号が持続
して固定動作をしているときは入力信号のサンプ
リング周期τ₀に同期し、入力信号が途絶して適応
形動作に移行すると周期が２倍、４倍、８倍…と
しだいに長くなつていく信号である。（以下、こ
のクロツクＣ１′の周期をクロツクＣ１の周期τ₀
と一致しているときも含めてサンプリング周期
τ₀′という。）。クロツクＣ２′，Ｃ３′，Ｃ４′は
ク
ロツクＣ１′と同じ周期τ₀′の信号で、クロツクＣ
１′とともに周期を可変する。クロツクＣ５はク
ロツクＣ１よりも周期の短い信号で周期は固定で
あり、クロツクＣ３，Ｃ６はクロツクＣ１と同じ
周期τ₀の信号である。 なお、クロツクＣ１′，Ｃ２′，Ｃ３′，Ｃ４′
は、前記周波数特性制御回路２４のフイルタ特性
に応じて可変制御される。 カウンタ８０は、プリメモリ３２に書込アドレ
スを与えるもので、周期τ₀ごとにクロツクＣ１に
よつてインクリメントされていく。 カウンタ８１は、パラメータメモリ７２の固定
形動作用パラメータの読出アドレスを与えるもの
で、周期τ₀の始めにリセツトされ、以後クロツク
Ｃ５をカウントする引算器８２はカウンタ８０か
らの書込アドレスと、パラメータメモリ７２から
の遅延時間パラメータτ₁〜τ_hをそれぞれ引算し
て、現在の書込アドレスに対する遅延時間τ₁〜τ_h
のアドレスを求め、これをプリメモリ３２に読出
アドレスとして与える。プリメモリ３２は、クロ
ツクＣ６によつて周期τ₀に１度書込モードに切替
えられる。このとき、パラメータメモリ７２への
カウンタ８１のアドレス指令は０であるので、同
メモリ７２からは遅延時間パラメータとして０が
読み出され、引算器８２からはカウンタ８０の値
がそのまま出力され、その値が示すプリメモリ３
２のアドレスに入力信号のサンプルが出き込まれ
る。クロツクＣ６以外のタイミングでは、プリメ
モリ３２は読出モードにあり、カウンタ８１から
のアドレス指令によりパラメータメモリ７２から
周期τ₀内に順次出力される遅延時間パラメータτ₁
〜τ_hにより書込アドレスを基準としてτ₁〜τ_hの遅
延時間にある入力サンプルが順次読み出される。 カウンタ７４は、データメモリ３４に書込アド
レス（もしくは書込禁止時には基準アドレス）を
与えるもので、周期τ₀′ごとにクロツクＣ１′によ
つて別途入力されるサンプリング周期τ₀′／τ₀に
応じた数づつインクリメントされていく（すなわ
ち適応形動作を行なつていない時には通常の１づ
つカウントするカウンタとなる。）。引算器７６は
カウンタ７４からの書込アドレスと、後述するカ
ウンタ１１６からのアドレス指令によりパラメー
タメモリ７２からの遅延時間パラメータτ_i（τ_iは
τ_h+1〜τ_oから選択された可変数のパラメータ）と
をそれぞれ引算して、現在の書込アドレスに対す
る遅延時間τ_iの各アドレスを求め、これをデータ
メモリ３４に読出アドレスとして与える。データ
メモリ３４は、クロツクＣ２′によつて周期τ₀′に
１度書込モードに切替えられる。このとき、パラ
メータメモリ７２からは遅延時間パラメータとし
て０が読み出されるので、引算器４６からはカウ
ンタ７４の値がそのまま出力され、その値が示す
データメモリ３４のアドレスにプリメモリ３２の
出力が書き込まれる。このとき、プリメモリ３２
はカウンタ８０によつて次に書込が行なわれるア
ドレス（すなわち最古データが入つているアドレ
ス）が指定されているので、データメモリ３４に
書込まれるデータはプリメモリ３２の容量分遅延
されたデータとなる。 クロツクＣ２′以外のタイミングでは、データ
メモリ３４は読出モードにあり、パラメータメモ
リ７２から周期τ₀′内に順次出力される遅延時間
パラメータτ_iにより、書込アドレスを基準として
τ_iの遅延時間にあるデータが順次読み出される。 プリメモリ３２から順次読み出されるデータ
X₁〜X_hは、乗算器８４において、パラメータメ
モリ７２から順次出力されるレベルパラメータg₁
〜g_hがそれぞれ乗算されて、g₁・X₁〜g_h・X_hが
順次出力される。 アミユームレータ８７は、乗算器８４からの乗
算値を、加算器８９とレジスタ９１とで加算して
いくもので、これにより、最終的に周期τ₀内の全
乗算値の累算値、すなわち、固定形動作での残響
信号の１サンプルが得られる。したがつて、順次
繰返すことによつて得られるサンプル列の周期
は、固定周期τ₀となる。なお、アンド回路９３
は、前記サンプルが得られた後、次なる周期τ₀内
の累算に備えてクロツクＣ３のタイミングでレジ
スタ９１をゼロクリアするものである。 データメモリ３４から順次読み出されるデータ
X_iは乗算器８６において、パラメータメモリ７２
から順次出力されるレベルパラメータg_iがそれぞ
れ乗算されてg_i・x_i（ｉはｈ＋１〜ｎから選択さ
れる可変の所定数）が順次出力される。 アキユームレータ８８は、乗算器８６からの乗
算値を加算値９０とレジスタ９２とで加算してい
くもので、これにより、最終的に周期τ₀′内の全
乗算値の累算値、すなわち、適応形動作での残響
信号の１サンプルが得られる。したがつて、順次
繰返すことによつて得られるサンプル列の周期
は、可変周期τ₀′である。 サンプリング周期変換回路９５は、適応形動作
で得られる可変周期τ₀′の残響信号のサンプル列
を、クロツクＣ１，Ｃ１′に基づき、周期τ₀のサ
ンプル列に戻すものである。 加算器６０は、サンプリング周期変換回路９５
で、周期τ₀に戻された適応形残響サンプル列を周
波数特性制御回路２４を介して帯域制限した形の
サンプル列と、アキユームレータ８７からの固定
形残響サンプル列とを加算して、最終的な残響信
号サンプル列を出力するためのものである。 ゼロ検出回路３７は、プリメモリ３２の出力
X₁〜X_hを乗算器９６でそれぞれ自乗してX₁ ²〜
X_h ²を求め、これらをクロツクＣ５ごとに加算器
９０とレジスタ１００で累算して、周期τ₀内の累
算値をクロツクＣ１でレジスタ１０２に転送す
る。またレジスタ１００はクロツクＣ１によつて
周期τ₀ごとにリセツトされる。 適応形たたみ込みで使用されるパラメータデー
タのアドレスの一例を下記第１表に示す。これは
前述した第１３図ｂの部分ｂのパラメータ内容に
加え、入力データの書込動作のためにアドレス０
として０データが付加されたものとなつている。

【表】 なお、ここで、遅延時間パラメータについて
は、入力信号の１サンプリング周期τ₀を基準とし
ており、この周期τ₀の何個分に相当するかという
形で記憶されている。 次に固定形たたみ込みで使用されるパラメータ
データのアドレスの一例を下記第２表に示す。こ
れは、第１３図ｂの部分ａのパラメータ内容に加
え、入力データの書込動作のためにアドレス0.1
として０データが付加されたものとなつている。

〔周波数特性制御回路２４の具体例〕

次に、第１図の周波数特性制御回路２４の具体
例を第１５図に示す。 これは、FIR（finite impulse response：非巡
回形フイルタ）で構成したもので、概念的には例
えば第１６図に示すように、入力信号x₀を遅延素
子１３０で１サンプリング周期τ₀ずつ遅延させ
て、各段（ここでは20個のサンプル点でフイルタ
特性を表わす例を示している。）の遅延出力に乗
算器１３２で係数a₁〜a₂₀を付与し、各出力a₁x₀
〜a₂₀x₀を加算器１３４で累算して（すなわちた
たみ込み演算して）入力信号X₀にローパスフイ
ルタの特性を付与するようにしたものである。係
数a₁〜a₂₀の値によりフイルタ特性が設定される。
そして、第１５図の回路では特にRAMを用いた
プログラム制御でこれを実現している。なお、第
１５図の回路で用いられている各制御信号を第１
７図に示す。 第１７図において、クロツクＣ１は前記第１３
図のクロツクＣ１と同じ信号、クロツクＣ７はク
ロツクＣ１の１周期τ₀にｍ＋１個発生する信号、
クロツクＣ８，Ｃ９はクロツクＣ１と同じ周期τ₀
を有する信号である。 第１５図において、フイルタ特性パラメータメ
モリ１４６は、設定しようとする各フイルタ特性
（例えば第１８図のａ，ｂ，…，ｉの特性）ごと
に、その周波数特性を決定する係数a₁〜a_n，b₁〜
_ｎ，…，i₁〜i_n（各々ｍ個のサンプル点でフイルタ
特性を表わす場合）の値を下記第３表に示すよう
に各アドレスに記憶している。

【表】 フイルタ特性選択回路１４８は、フイルタ特性
パラメータメモリ１４６に記憶されているフイル
タ特性（ａ〜ｉ）のうち２つのフイルタ特性を選
択する。 データメモリ１５０はｍ＋１個のアドレスを有
し、入力信号のサンプルを古いサンプルが記憶さ
れているアドレスから順に更新して新しいサンプ
ルを書込んでいく。これにより、データメモリ１
５０には、常に現時点から過去ｍ＋１個のサンプ
ルが記憶された状態となる。 カウンタ１５２はデータメモリ１５０の書込ア
ドレスを指令するもので、入力信号のサンプリン
グ周期τ₀ごとに発生するクロツクＣ１によつてカ
ウントアツプされ、ｍカウントまで達したら再び
０からカウントを繰り返す。 カウンタ１５４は、フイルタ特性パラメータメ
モリ１４６およびデータメモリ１５０の読出アド
レスを指令するもので、入力信号のサンプリング
周期τ₀の間にｍ＋１個発生するクロツクＣ７によ
つて０〜ｍまでカウントアツプする。カウンタ１
５４の値は引算器１５６においてカウンタ１５２
の値と引算され、データメモリ１５０にアドレス
指令として加わる。 データメモリ１５０は、カウンタ１５４の値が
０のときに発生するクロツクＣ８によつて書込モ
ードに切替られ、それ以外の値のとき読出モード
にある。したがつて、書込モードのときはカウン
タ１５２の値がそのままデータメモリ１５０に書
込アドレスとして加わり、そのアドレスに入力サ
ンプルが書込まれる。書込が終わるとデータメモ
リ１５０は読出モードに戻り、カウンタ１５４は
クロツクＣ７によつて１，２，…，ｍと順次カウ
ントアツプされていく。そして、引算器１５６に
おいてカウンタ１５２の値（最新データのアドレ
ス）と引算され、現時点よりも１つ前のサンプ
ル、２つ前のサンプル、……、ｍ個前のサンプル
が周期τ₀内に順次読み出されていく。 また、フイルタ特性パラメータメモリ１４６
は、カウンタ１５４の値をアドレスとして、前記
第３表に示すフイルタ特性ａ〜ｉのうちフイルタ
特性選択回路１４８で選択された２つのフイルタ
特性（例えばａとｂの特性）の係数（a₁〜a_n，b₁
〜b_n）を並行して順次出力する。 データメモリ１５０の出力データは２つの系統
Ａ，Ｂに導かれ、乗算器１５８，１６０でフイル
タ特性パラメータメモリ１４６から順次出力され
るフイルタ特性の係数が付与される。データメモ
リ１５０からの遅延データの読出とフイルタ特性
パラメータメモリ１４６からのフイルタ特性の係
数の読出はカウンタ１５４により同期が取られて
いるので、乗算器１５８，１６０では読出されて
いる遅延データに対応した係数が付与される。 乗算器１５８の出力データは、加算器１６２と
レジスタ１６４からなるアキユームレータで順次
累算され、周期τ₀内に得られるｍ個のデータの総
累算値はクロツクＣ１によつてレジスタ１６６に
ラツチされる。累算値がレジスタ１６６にラツチ
されると、レジスタ１６４はクロツクＣ１の反転
信号によつてリセツトされ、次に周期におおける
累算に備える。 乗算器１６０′の出力データについても同様に
処理される。 以上より、レジスタ１６６，１７２からは、入
力信号にフイルタ特性選択回路１４８で選択され
たフイルタ特性を付与したデータが出力され、こ
れらは乗算器１７４，１７６においてクロスフエ
ード用の係数ｘ，ｙがそれぞれ付与される。 クロスフエード用パラメータメモリ１７８は、
係数ｘ，ｙとして例えば下記第４表に示す値を各
アドレスに記憶している。

〔発明の効果〕

以上説明したように、この発明によれば、残響
信号の帯域制限に合せて残響信号を作成するサン
プリング周期を長くするようにしたので、残響信
号を作成するためのたたみ込み点数を増やすこと
ができ、より自然な残響音を作成することができ
る。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロツク
図である。第２図は、ある音響空間におけるイン
パルス応答を示す図である。第３図は、第２図の
インパルス応答をパラメータとした残響付加装置
の概念図である。第４図は、第３図の装置の具体
例を示すブロツク図である。第５図は、従来の適
応形のたたみ込みで選択されるパラメータの領域
を示す図である。第６図は、残響信号にフイルタ
特性を付与する構成を示すブロツク図である。第
７図は、第６図の回路により残響信号のフイルタ
特性を順次変えていく様子を示すタイムチヤート
である。第８図は、第７図の各フイルタ特性を示
す図である。第９図は、この発明によるフイルタ
特性の周波数帯域と残響信号作成のサンプリング
周期の関係の一例を示す図である。第１０図は、
この発明によりサンプリング周期の変化とともに
たたみ込み点数が変化する様子の一例を示す図で
ある。第１１図は、この発明により選択されるパ
ラメータの領域の一例を示す図である。第１２図
は、第１図の残響付加回路２２の具体例を示すブ
ロツク図である。第１３図ａ，ｂは、それぞれパ
ラメータメモリの記憶方法を説明するための図で
ある。第１４図は、第１２図の回路の動作を示す
タイムチヤートである。第１５図は、非巡回形フ
イルタを用いて構成した第１図の周波数特性制御
回路２４の構成例を示すブロツク図である。第１
６図は、非巡回形フイルタの原理を示す図であ
る。第１７図は、第１５図の回路の動作を示すタ
イムチヤートである。第１８図は、第１９図の動
作において使用される各フイルタ特性を示す図で
ある。第１９図は、第１５図の周波数特性制御回
路２４を用いて、減衰する残響信号に対して順次
フイルタ特性を変化させていく状態を示すタイム
チヤートである。 ２２…残響付加回路、２４…周波数特性調整回
路。

Claims (1)

1. 【特許請求の範囲】 １ インパルス応答を係数パラメータとして、そ
   の一部を利用してたたみ込み演算を行ない入力信
   号の残響信号を作成する手段と、 前記残響信号を帯域制限する手段と、 前記帯域制限に合せて、前記残響信号の１つの
   サンプルを作成するための周期を長くしてたたみ
   込み演算点数を増加する手段と を具備する残響付加装置。