JPH0648980Y2 - Ａｌｃ回路 - Google Patents
Ａｌｃ回路Info
- Publication number
- JPH0648980Y2 JPH0648980Y2 JP1597689U JP1597689U JPH0648980Y2 JP H0648980 Y2 JPH0648980 Y2 JP H0648980Y2 JP 1597689 U JP1597689 U JP 1597689U JP 1597689 U JP1597689 U JP 1597689U JP H0648980 Y2 JPH0648980 Y2 JP H0648980Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- level
- reference power
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009499 grossing Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、ALC（自動レベル制御）回路に関するもので
ある。
ある。
（ロ）従来の技術 テープレコーダの録音回路の如く、振幅の変化する信号
を一定レベルの信号に変換する場合には通常ALC回路が
使用される。ALC回路の入力信号対出力信号の特性は一
般に第２図実線（イ）の如きものである。可変利得増幅
回路を用いたALC回路の場合、入力信号のレベルが所定
の値（V1）に達するまでの間は、可変利得増幅回路が最
大利得で動作し、前記入力信号のレベルが所定の値
（V1）以上になると、前記入力信号のレベルに応じて前
記可変利得増幅回路の利得が徐々に低下し、一定レベル
の出力信号が得られる。
を一定レベルの信号に変換する場合には通常ALC回路が
使用される。ALC回路の入力信号対出力信号の特性は一
般に第２図実線（イ）の如きものである。可変利得増幅
回路を用いたALC回路の場合、入力信号のレベルが所定
の値（V1）に達するまでの間は、可変利得増幅回路が最
大利得で動作し、前記入力信号のレベルが所定の値
（V1）以上になると、前記入力信号のレベルに応じて前
記可変利得増幅回路の利得が徐々に低下し、一定レベル
の出力信号が得られる。
（ハ）考案が解決しようとする課題 しかしながら、第２図実線（イ）の如き入出力特性であ
ると、所定の値（V1）以上の入力信号が印加された場
合、出力信号のレベルが一定となってしまうので、聴感
上不自然であるという問題があった。最近、種々なソフ
ト（コンパクトディスク等）が市販されているが、その
種のものには非常に良好な録音レベルで記録されている
ものがあり、そのようなものに対してALCをかける場
合、前記所定の値（V1）以上の入力信号が到来する場合
が多々あり、この時出力信号のレベルが一定であると、
聴感上問題であった。
ると、所定の値（V1）以上の入力信号が印加された場
合、出力信号のレベルが一定となってしまうので、聴感
上不自然であるという問題があった。最近、種々なソフ
ト（コンパクトディスク等）が市販されているが、その
種のものには非常に良好な録音レベルで記録されている
ものがあり、そのようなものに対してALCをかける場
合、前記所定の値（V1）以上の入力信号が到来する場合
が多々あり、この時出力信号のレベルが一定であると、
聴感上問題であった。
（ニ）課題を解決するための手段 本考案は、上述の点に鑑み成されたもので、入力信号の
レベルを制御信号に応じて調整する調整回路と、該調整
回路の出力信号と基準電源とをレベル比較して、その差
に応じた出力信号を発生する比較回路と、該比較回路の
出力信号を平滑する平滑回路と、該平滑回路の出力信号
に応じて前記調整回路に第１の制御信号を、前記基準電
源に第２の制御信号をそれぞれ印加する制御回路とを備
え、前記第２の制御信号に応じて前記基準電源の値を連
続的に変化させるようにしたことを特徴とする。
レベルを制御信号に応じて調整する調整回路と、該調整
回路の出力信号と基準電源とをレベル比較して、その差
に応じた出力信号を発生する比較回路と、該比較回路の
出力信号を平滑する平滑回路と、該平滑回路の出力信号
に応じて前記調整回路に第１の制御信号を、前記基準電
源に第２の制御信号をそれぞれ印加する制御回路とを備
え、前記第２の制御信号に応じて前記基準電源の値を連
続的に変化させるようにしたことを特徴とする。
（ホ）作用 本考案に依れば、比較回路の出力信号に応じて前記比較
回路の基準電源の値を連続的に変化させているので、AL
Cの開始レベルより大なるレベルの入力信号が印加され
ても出力信号のレベルを前記入力信号のレベルに応じて
徐々に増加させることが出来る。
回路の基準電源の値を連続的に変化させているので、AL
Cの開始レベルより大なるレベルの入力信号が印加され
ても出力信号のレベルを前記入力信号のレベルに応じて
徐々に増加させることが出来る。
（ヘ）実施例 第１図は、本考案の一実施例を示す回路図で、（１）は
入力端子（２）からの入力信号を増幅する可変利得増幅
回路、（３）は前記可変利得増幅回路（１）の出力信号
を出力端子（４）に導出するバッファ、（５）はエミッ
タが共通接続された第１及び第２トランジスタ（６）及
び（７）と、該第１及び第２トランジスタ（６）及び
（７）の共通エミッタとアースとの間に接続された定電
流源（８）と、前記第１トランジスタ（６）のベースに
接続されたバイアス源（９）と、前記第１及び第２トラ
ンジスタ（６）及び（７）のコレクタ間に接続された電
流ミラー回路（10）と、前記第２トランジスタ（７）の
エミッタと定電流源（８）との間に接続された抵抗（5
0）とから成る基準電源（11）は前記基準電源（5）を構
成する第２トランジスタ（７）のベース電圧と前記出力
端子（４）から分岐された出力信号とを比較する比較回
路、（12）は前記比較回路（11）を構成する第３トラン
ジスタ（13）の出力電流を反転する電流ミラー回路、
（14）は前記電流ミラー回路（12）の出力電流を平滑す
る平滑回路、（15）は前記平滑回路（14）の出力電圧に
応じた電流を電流ミラー回路（16）の入力端に供給する
トランジスタ、及び（17）は前記電流ミラー回路（16）
の出力電流に応じて前記可変利得増幅回路（１）に第１
の制御信号を、前記基準電源（5）に第２の制御信号を
それぞれ印加する制御回路である。
入力端子（２）からの入力信号を増幅する可変利得増幅
回路、（３）は前記可変利得増幅回路（１）の出力信号
を出力端子（４）に導出するバッファ、（５）はエミッ
タが共通接続された第１及び第２トランジスタ（６）及
び（７）と、該第１及び第２トランジスタ（６）及び
（７）の共通エミッタとアースとの間に接続された定電
流源（８）と、前記第１トランジスタ（６）のベースに
接続されたバイアス源（９）と、前記第１及び第２トラ
ンジスタ（６）及び（７）のコレクタ間に接続された電
流ミラー回路（10）と、前記第２トランジスタ（７）の
エミッタと定電流源（８）との間に接続された抵抗（5
0）とから成る基準電源（11）は前記基準電源（5）を構
成する第２トランジスタ（７）のベース電圧と前記出力
端子（４）から分岐された出力信号とを比較する比較回
路、（12）は前記比較回路（11）を構成する第３トラン
ジスタ（13）の出力電流を反転する電流ミラー回路、
（14）は前記電流ミラー回路（12）の出力電流を平滑す
る平滑回路、（15）は前記平滑回路（14）の出力電圧に
応じた電流を電流ミラー回路（16）の入力端に供給する
トランジスタ、及び（17）は前記電流ミラー回路（16）
の出力電流に応じて前記可変利得増幅回路（１）に第１
の制御信号を、前記基準電源（5）に第２の制御信号を
それぞれ印加する制御回路である。
第１図において、入力端子（２）に印加された入力信号
は、可変利得増幅回路（１）で増幅された後、バッファ
（３）を介して出力端子（４）に導出される。その時、
前記出力端子（４）に導出された信号の一部は分岐さ
れ、比較回路（11）のトランジスタ（13）のベースに印
加される。そして、基準電源（5）の第２トランジスタ
（７）のベース電圧と比較され、その差に応じた電流が
電流ミラー回路（12）に流れる。すると、前記電流に応
じてコレクタ（18）の充電が行なわれ、充電電圧に応じ
た電流がトランジスタ（15）のコレクタに流れ、それが
電流ミラー回路（16）で反転されて制御回路（17）に供
給される。すると、制御回路（17）は供給された電流に
応じて第１制御信号を可変利得増幅回路（１）に印加
し、その利得を調整する。
は、可変利得増幅回路（１）で増幅された後、バッファ
（３）を介して出力端子（４）に導出される。その時、
前記出力端子（４）に導出された信号の一部は分岐さ
れ、比較回路（11）のトランジスタ（13）のベースに印
加される。そして、基準電源（5）の第２トランジスタ
（７）のベース電圧と比較され、その差に応じた電流が
電流ミラー回路（12）に流れる。すると、前記電流に応
じてコレクタ（18）の充電が行なわれ、充電電圧に応じ
た電流がトランジスタ（15）のコレクタに流れ、それが
電流ミラー回路（16）で反転されて制御回路（17）に供
給される。すると、制御回路（17）は供給された電流に
応じて第１制御信号を可変利得増幅回路（１）に印加
し、その利得を調整する。
いま、入力信号を零から徐々に増大させたとすると、第
２図の実線（ロ）に示す如く所定の値（V1）になる迄、
比較回路（11）のトランジスタ（13）がオンせず、電流
ミラー回路（12）が動作を停止している。その為、コン
デンサ（18）への充電も行なわれず、電流ミラー回路
（16）の動作も停止するので、制御回路（17）は制御信
号を発生しない。従って、前記入力信号は可変利得増幅
回路（１）の最大利得で増幅され出力端子（４）に導出
される。しかして、入力信号レベルが前記V1に達する
と、比較回路（11）のトランジスタ（13）がオンし始
め、電流ミラー回路（12）に電流が流れ、コンデンサ
（18）への充電が行なわれる。すると、前記コンデンサ
（18）の充電電圧に応じた電流が電流ミラー回路（16）
に流れ制御回路（17）に供給される。すると、制御回路
（17）は供給された電流に応じて、トランジスタ（19）
のコレクタから第１制御信号を可変利得増幅回路（１）
に供給するが、前記第１制御信号の大きさは、前記入力
信号のレベルに応じて増大するので、出力信号のレベル
は、入力信号レベルがV1以上の範囲で略一定になるよう
に制御される。
２図の実線（ロ）に示す如く所定の値（V1）になる迄、
比較回路（11）のトランジスタ（13）がオンせず、電流
ミラー回路（12）が動作を停止している。その為、コン
デンサ（18）への充電も行なわれず、電流ミラー回路
（16）の動作も停止するので、制御回路（17）は制御信
号を発生しない。従って、前記入力信号は可変利得増幅
回路（１）の最大利得で増幅され出力端子（４）に導出
される。しかして、入力信号レベルが前記V1に達する
と、比較回路（11）のトランジスタ（13）がオンし始
め、電流ミラー回路（12）に電流が流れ、コンデンサ
（18）への充電が行なわれる。すると、前記コンデンサ
（18）の充電電圧に応じた電流が電流ミラー回路（16）
に流れ制御回路（17）に供給される。すると、制御回路
（17）は供給された電流に応じて、トランジスタ（19）
のコレクタから第１制御信号を可変利得増幅回路（１）
に供給するが、前記第１制御信号の大きさは、前記入力
信号のレベルに応じて増大するので、出力信号のレベル
は、入力信号レベルがV1以上の範囲で略一定になるよう
に制御される。
ところで、入力信号レベルがV1以上となり制御回路（1
7）に電流が供給されると、前記制御回路（17）内のト
ランジスタ（20）がオンし始める。基準電源（5）は、
前記トランジスタ（20）がオフしている場合、Vref＋Ｒ
・I0/2（ただし、Vrefはバイアス源（９）、Ｒは抵抗
（50）の抵抗値、I0は定電流源（８）の電流値）の電圧
を第２トランジスタ（７）のベースに発生しているが、
前記トランジスタ（20）がオンし始めると、抵抗（50）
の電圧降下が増加し、それに応じて前記第２トランジス
タ（７）のベース電圧が上昇する。すると、比較回路
（11）の出力電流が減少し、コンデンサ（18）への充電
が低下するので、制御回路（17）から発生する第１制御
信号のレベルが本来（基準電源（5）の元の値の場合）
の値に比べ低下する。すると、可変利得増幅回路（１）
の利得の低下も鈍り、入力信号は所定の増幅率で増加さ
れる。一方、同時に第２制御信号のレベルも低下する
が、第２制御信号の変化は元々微少な値で良いので問題
ない。その後、更に入力信号のレベルを増加させると、
前述と同様の動作を比較回路（11）、制御回路（17）、
可変利得増幅回路（１）、及び基準電源（5）が行な
い、出力信号のレベルは第２図の実線（ロ）の如く増加
する。
7）に電流が供給されると、前記制御回路（17）内のト
ランジスタ（20）がオンし始める。基準電源（5）は、
前記トランジスタ（20）がオフしている場合、Vref＋Ｒ
・I0/2（ただし、Vrefはバイアス源（９）、Ｒは抵抗
（50）の抵抗値、I0は定電流源（８）の電流値）の電圧
を第２トランジスタ（７）のベースに発生しているが、
前記トランジスタ（20）がオンし始めると、抵抗（50）
の電圧降下が増加し、それに応じて前記第２トランジス
タ（７）のベース電圧が上昇する。すると、比較回路
（11）の出力電流が減少し、コンデンサ（18）への充電
が低下するので、制御回路（17）から発生する第１制御
信号のレベルが本来（基準電源（5）の元の値の場合）
の値に比べ低下する。すると、可変利得増幅回路（１）
の利得の低下も鈍り、入力信号は所定の増幅率で増加さ
れる。一方、同時に第２制御信号のレベルも低下する
が、第２制御信号の変化は元々微少な値で良いので問題
ない。その後、更に入力信号のレベルを増加させると、
前述と同様の動作を比較回路（11）、制御回路（17）、
可変利得増幅回路（１）、及び基準電源（5）が行な
い、出力信号のレベルは第２図の実線（ロ）の如く増加
する。
ここで、第２図の実線（ロ）に示される特性の傾きは、
制御回路（17）を構成するトランジスタ（19）及び（2
0）のエミッタに接続される抵抗の値によって任意に可
変することが可能である。
制御回路（17）を構成するトランジスタ（19）及び（2
0）のエミッタに接続される抵抗の値によって任意に可
変することが可能である。
従って、第１図のALC回路に依れば、第２図の実線
（ロ）の如く所定の値（V1）以降も徐々に増加するALC
特性を呈することが出来る。
（ロ）の如く所定の値（V1）以降も徐々に増加するALC
特性を呈することが出来る。
尚、第１図の実施例においては、入力信号のレベルを調
整する手段として、可変利得増幅回路を用いたが、本考
案はこれに限定されるものでは無く、例えば入力信号を
トランジスタで側路する調整手段などでも良い。
整する手段として、可変利得増幅回路を用いたが、本考
案はこれに限定されるものでは無く、例えば入力信号を
トランジスタで側路する調整手段などでも良い。
（ト）考案の効果 以上述べた如く、本考案に依れば、ALC検波を行なう比
較回路の基準電源の値を、検波される入力信号のレベル
に応じて連続的に変化させているので、入力信号のレベ
ルが所定の値（V1）以上になっても出力信号のレベルを
徐々に増加させることの出来るALC回路を提供すること
が出来る。
較回路の基準電源の値を、検波される入力信号のレベル
に応じて連続的に変化させているので、入力信号のレベ
ルが所定の値（V1）以上になっても出力信号のレベルを
徐々に増加させることの出来るALC回路を提供すること
が出来る。
第１図は、本考案の一実施例を示す回路図、第２図は、
ALC特性を示す特性図である。 （１）…可変利得増幅回路、（5）…基準電源、（11）
…比較回路、（17）…制御回路。
ALC特性を示す特性図である。 （１）…可変利得増幅回路、（5）…基準電源、（11）
…比較回路、（17）…制御回路。
Claims (2)
- 【請求項１】入力信号のレベルを制御信号に応じて調整
する調整回路と、 該調整回路の出力信号と基準電源とをレベル比較して、
その差に応じた出力信号を発生する比較回路と、 該比較回路の出力信号を平滑する平滑回路と、 該平滑回路の出力信号に応じて前記調整回路に第１の制
御信号を、前記基準電源に第２の制御信号をそれぞれ印
加する制御回路とを備え、 前記第２の制御信号に応じて前記基準電源の値を連続的
に変化させるようにしたことを特徴とするALC回路。 - 【請求項２】前記基準電源は エミッタが共通接続された第１及び第２トランジスタ
と、 該第１及び第２トランジスタの共通エミッタとアースと
の間に接続された定電流源と、 前記第１トランジスタのベースに接続されたバイアス源
と、 入力端が前記第１トランジスタのコレクタに、出力端が
前記第２トランジスタのコレクタに接続された電流ミラ
ー回路と、 前記第２トランジスタのエミッタと前記定電流源との間
に接続された抵抗とを備え、 前記抵抗と前記定電流源との接続点に第２の制御信号を
加え、前記第２トランジスタをダイオード接続型に構成
しそのベースより基準電圧を導出することを特徴とする
請求項第１項記載のALC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1597689U JPH0648980Y2 (ja) | 1989-02-14 | 1989-02-14 | Ａｌｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1597689U JPH0648980Y2 (ja) | 1989-02-14 | 1989-02-14 | Ａｌｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106721U JPH02106721U (ja) | 1990-08-24 |
| JPH0648980Y2 true JPH0648980Y2 (ja) | 1994-12-12 |
Family
ID=31228502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1597689U Expired - Lifetime JPH0648980Y2 (ja) | 1989-02-14 | 1989-02-14 | Ａｌｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648980Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2996135B2 (ja) * | 1995-03-27 | 1999-12-27 | ヤマハ株式会社 | 自動利得制御回路 |
-
1989
- 1989-02-14 JP JP1597689U patent/JPH0648980Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02106721U (ja) | 1990-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
| JPH0648980Y2 (ja) | Ａｌｃ回路 | |
| US4365278A (en) | Device for detecting non-recorded portions on magnetic tape | |
| US4546274A (en) | Non-linear integration circuit | |
| JPH0321065Y2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JPH0631776Y2 (ja) | Ａｌｃ回路 | |
| JPH0354430Y2 (ja) | ||
| JPS625538B2 (ja) | ||
| JP2536412B2 (ja) | 光ａｇｃ回路 | |
| JP3530326B2 (ja) | 増幅装置 | |
| JPH02113314A (ja) | 定電圧装置 | |
| JPH05150847A (ja) | 電源回路 | |
| JP2901371B2 (ja) | ノイズリダクション回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6115619Y2 (ja) | ||
| JPH08139679A (ja) | 光受信器の自動利得回路 | |
| JP2632982B2 (ja) | モータ駆動回路 | |
| JPH0446003B2 (ja) | ||
| KR900001995B1 (ko) | 자동레벨 조정 집적회로 | |
| JPH0356483B2 (ja) | ||
| JPH06153113A (ja) | ビデオ信号処理装置及び自動利得制御回路 | |
| JPS5897979A (ja) | 白レベル調整回路 | |
| JPH0640608B2 (ja) | 自動利得制御回路 | |
| JPH0226404B2 (ja) |