JPH0265433A - 端末制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ホスト側から特定のコマンドを用いて端末機
をアクセスするための端末制御回路に関する・ 従来の技術 従来、この種の端末制御回路として、第２図に示す構成
が知られている。第２図において、１は交換機等のホス
ト側のＣＰＵ、２はＣＰＵ１のアドレスバスａに接続さ
れ、セレクト信号すをデコードして出力するデコーダ、
３はデコーダ２のセレクト信号すに基づいてＣＰＵ１よ
りのデータバスＣ上のデータをデコードするデコーダ、
４はデコーダ３より与えられるデコード信号ｄによって
起動する端末機側のＣＰＵである。

以上の構成において、デコーダ２よりセレクト信号すが
与えられると、デコーダ３はＣＰＵ１より与えられるデ
ータバスＣ上のデータをデコードし、そのデータ固有の
出力ぞコード信号ｄを出力する。この出力デコード信号
ｄは０ＰＵ４をアクセスし、ＣＰＵ４はＣＰＵ１によっ
て制御されるようになる。

発明が解決しようとする課題 しかし、以上のような従来の構成では、デコーダ３によ
る出力デコード信号ｄが直接に端末側のＣＰＵ４に印加
されるため、セレクト信号すが誤って、或いはノイズの
影響を受けてアクセスされた場合、端末側のＣＰＵ４に
対し誤った制御信号が与えられるという課題がある。

本発明は、上記のような従来の課題を解決するもので、
誤ったセレクト信号による端末側のＣＰＵの誤動作を防
止できるようにした端末制御回路な提供することを目的
とする。

課題を解決するための手段 本発明は、上記課題を解決するため、ホスト側より与え
られるコマンド列に応じたデコード信号を出力するデコ
ーダと、このデコーダより出力されるデコード信号を１
＠次ラッチし５．予め端末側に設定されているコマンド
列に一致したときに上記端末側へ出力デコード信号を送
出する判断回路部とな具備したものである。

作用 本発明は、上記構成により次のような作用を有するＯ すなわち、ホスト側より与えられるコマンド列に対する
デコードが順次ラッチされ、予め端末側に設定されてい
るコマンド列がデコードされたときに、出力デコード信
号が端末側へ送出される。

実施例 以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明の一実施例におけろ端末制御回路のブロ
ック図である。本実施例においては、上記第２図の従来
例と同一部分については同一符号を付してその説明を省
略し、異なる構成について説明する。

端末制御回路１ｏは、ＣＰＵ１およびデコーダ２とＣＰ
Ｕ４との間に接続されている。第１図において、１１は
ＣＰＵ１およびデコーダ２に接続されるデコーダ、１２
はデコーダ１１の第１のデコード信号ｅを入力とするラ
ンチ回路、１３はラッチ回路１２の出力とデコーダ１１
の第２のデコード信号ｆを入力とするラッチ回路、１４
はラッチ回路１３の出力とデコーダ１１の第３のデコー
ド信号ｇを入力とするラッチ回路である。

以上の構成において、デコーダ１１はセレクト信号すが
印加され、それが第１のデコード信号ｅをデコードすべ
きものであった場合、第１のデコード信号ｅを発生させ
る。この第１のデコード信号ｅはラッチ回路１２によっ
てランチされる。引き続いて第２のデコード信号ｆが出
力されるべきセレクト信号すがデコーダ１１に入力され
ると、デコーダ１１は第２のデコード信号ｆを発生し、
これがラッチ回路１３に印加される。ラッチ回路１３は
、ラッチ回路１２から信号が与えられているときに限り
、ラッチ回路１４ヘラツチした第２のデコード信号ｆを
出力する。同様に、次のセレクト信号すによってデコー
ダ１１が第３のデコード信号ｇｔ発生すると、ラッチ回
路１４はラッチ回路１３より出力信号があるときにのみ
第３のデコード信号ｇをラッチすると共に出力デコード
信号ｄをＣＰＵ４へ送出する。

以上のように、本実施例によれば、デコーダ１１に対し
ホスト側より固定のデータが３回アクセスすることＫよ
って、端末側の０ＰＵ４に出力デコード信号（制御信号
）ｄを出力することができる。したがって、デコーダ１
１に対しセレクト信号がノイズ等の影響を受けている場
合でも、端末側に影響を与えることがない。また、個別
の３個のデータの組み合わせ端末側ＣＰＬＩ４を制御す
るため、データの組み合わせにより、複数の端末を独立
に制御することができる。

なお、上記実施例においては、コマンド列が３個のコマ
ンドによるものとしたが、３個に限らず任意数にするこ
とが可能である。この場合、コマンド数に一致したラッ
チ回路を多段に接続するのみでよい。

発明の効果 以上述べたように本発明によれば、ホスト側より与えら
れるコマンド列に応じたデコード信号を出力するデコー
ダと、このデコーダより出力されるデコード信号を順次
ラッチし、予め端末側に設定されているコマンド列に一
致したときに上記端末側へ出力デコード信号を送出する
判断回路部とを設けているので、セレクト信号の誤りや
ノイズによる影響を排除することができ、誤動作を防止
することができる。さらに、データの組み合わせを変え
ることにより、複数の端末を個別に制御することもでき
る。

【図面の簡単な説明】

第１図は本発明の一実施例における端末制御回路のブロ
ック図、第２図は従来の端末制御回路のブロック図であ
る。 １・・・ホスト側ＣＰＩＪ、２．１１・・・デコーダ、
４・・・端末側ＣＰ　Ｕ、１０−・・端末制御回路、１
２．１３．１４・・ラッチ回路。

Claims (1)

【特許請求の範囲】
1. ホスト側より与えられるコマンド列に応じたデコード信
   号を出力するデコーダと、このデコーダより出力される
   デコード信号を順次ラッチし、予め端末側に設定されて
   いるコマンド列に一致したときに上記端末側へ出力デコ
   ード信号を送出する判断回路部とを具備することを特徴
   とする端末制御回路。