JPH026659Y2 - - Google Patents
Info
- Publication number
- JPH026659Y2 JPH026659Y2 JP9863185U JP9863185U JPH026659Y2 JP H026659 Y2 JPH026659 Y2 JP H026659Y2 JP 9863185 U JP9863185 U JP 9863185U JP 9863185 U JP9863185 U JP 9863185U JP H026659 Y2 JPH026659 Y2 JP H026659Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- output
- adder
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 8
- 230000001172 regenerating effect Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 4
- 238000003379 elimination reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Noise Elimination (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はAM信号を同期検波するAM検波回路
にかゝわり、特に隣接波によるビート障害を排除
する回路を具備する混信排除型AM検波回路に関
する。
にかゝわり、特に隣接波によるビート障害を排除
する回路を具備する混信排除型AM検波回路に関
する。
第２図は従来の混信排除型AM検波回路で、１
はAM信号の入力端子、２は同期検波器である。
３の位相検波器、４の低域フイルタ、５の電圧制
御発振器、６の分周器とでいわゆるPLL回路を
構成している。７は90゜移相器、８は加算または
減算をする加減算器、９は出力端子である。
はAM信号の入力端子、２は同期検波器である。
３の位相検波器、４の低域フイルタ、５の電圧制
御発振器、６の分周器とでいわゆるPLL回路を
構成している。７は90゜移相器、８は加算または
減算をする加減算器、９は出力端子である。
入力端子１には希望信号Dcosω1tと隣接の妨害
信号Ucosω2tとが入力される。PLL回路は希望信
号の搬送波cosω1tに応答して、分周器６より再
生用搬送波cosω1t及びsinω1tが出力され、それぞ
れ同期検波器２と位相検波器３に加えられる。し
たがつて、同期検波器２と位相検波器３とでそれ
ぞれ次の乗算が行われる。
信号Ucosω2tとが入力される。PLL回路は希望信
号の搬送波cosω1tに応答して、分周器６より再
生用搬送波cosω1t及びsinω1tが出力され、それぞ
れ同期検波器２と位相検波器３に加えられる。し
たがつて、同期検波器２と位相検波器３とでそれ
ぞれ次の乗算が行われる。
（Dcosω1t＋Ucosω2t）cosω1t …(1)
（Dcosω1t＋Ucosω2t）sinω1t …(2)
この乗算結果はそれぞれ
Ｄ／２（１＋cos2ω1t）＋Ｕ／２｛cos（ω1−ω2）
ｔ＋cos（ω1＋ω2）ｔ｝ …(3) Ｄ／２（sin2ω1t）＋Ｕ／２｛sin（ω1−ω2）ｔ＋
sin（ω1＋ω2）ｔ｝ …(4) となる。同期検波器２および位相検波器３で上式
の信号のうち、（ω1＋ω2）および2ω1の周波数成
分を除去して出力すると、同期検波器２よりは、 Ｄ／２＋Ｕ／２｛cos（ω1−ω2）ｔ｝ …(5) 位相検波器３よりは Ｕ／２｛sin（ω1−ω2）ｔ｝ …(6) が出力される。(5)、(6)式の信号で、Ｄ／２は希望
信号で他は妨害のビート信号である。(5)式と(6)式
のビート信号の位相差は90゜であるが、(6)式の信
号は移相器７で90゜移相されるので、 −Ｕ／２｛cos（ω1−ω2）ｔ｝ …(7) となり、ω1＞ω2のときは逆相関係のビート信号
が加減算器８に入力される。この場合は、加減算
器８では(5)式と(7)式の信号の加算が行われるので
ビート信号はキヤンセルされて、希望信号Ｄ／２
が出力端子９に出力される。ω1＜ω2のときは加
減算器８に入力されるビート信号は同相となるの
で、加減算器７では減算が行われビート信号はキ
ヤンセルされる。
ｔ＋cos（ω1＋ω2）ｔ｝ …(3) Ｄ／２（sin2ω1t）＋Ｕ／２｛sin（ω1−ω2）ｔ＋
sin（ω1＋ω2）ｔ｝ …(4) となる。同期検波器２および位相検波器３で上式
の信号のうち、（ω1＋ω2）および2ω1の周波数成
分を除去して出力すると、同期検波器２よりは、 Ｄ／２＋Ｕ／２｛cos（ω1−ω2）ｔ｝ …(5) 位相検波器３よりは Ｕ／２｛sin（ω1−ω2）ｔ｝ …(6) が出力される。(5)、(6)式の信号で、Ｄ／２は希望
信号で他は妨害のビート信号である。(5)式と(6)式
のビート信号の位相差は90゜であるが、(6)式の信
号は移相器７で90゜移相されるので、 −Ｕ／２｛cos（ω1−ω2）ｔ｝ …(7) となり、ω1＞ω2のときは逆相関係のビート信号
が加減算器８に入力される。この場合は、加減算
器８では(5)式と(7)式の信号の加算が行われるので
ビート信号はキヤンセルされて、希望信号Ｄ／２
が出力端子９に出力される。ω1＜ω2のときは加
減算器８に入力されるビート信号は同相となるの
で、加減算器７では減算が行われビート信号はキ
ヤンセルされる。
PLL回路をIC化する場合、分周器は多段のフ
リツプフロツプで構成される。第３図はその一例
で、フリツプフロツプ１段で1/2に分周されるの
で、この場合は電圧制御発振器５は搬送波の４倍
の周波数で発振する。フリツプフロツプF1で電
圧制御発振器５の出力を1/2に分周し、出力Ｑを
フリツプフロツプF2に加え、これと逆相の出力
ＱをフリツプフロツプF3に加え、それぞれ1/2に
分周する。かくして再生用搬送波cosω1tとsinω1t
を得ることができる。再生用搬送波sinω1tはPLL
回路のループ内の信号であるので、入力AM信号
Dcosω1tの搬送波と正確に90゜の位相差を有して
いる。しかし同期検波器２に加える再生用搬送波
は分周器６のフリツプフロツプの動作遅れによつ
て、sinω1tとの位相差は90゜とならず若干の遅れ
θを生じて cos（ω1t−θ）となる。したがつて、位相検波
器３で行われる乗算は(2)式のまゝであるが、同期
検波器２での乗算は （Dcosω1t＋Ucosω2t）cos（ω1t−θ）…(8) となる。この結果高調波を除去した同期検波器２
の出力は Dcosθ／２＋Ucosθ／２｛cos（ω1−ω2t｝＋
Usinθ／２｛sin（ω1−ω2t｝ …(9) となり、直交関係の２つのビート信号が生じる。
この(9)式の信号の第２項のビート信号はレベル調
整をすることによつて、従来の第２図の回路で排
除することができるが、第３項のビート信号は出
力されるという問題がある。
リツプフロツプで構成される。第３図はその一例
で、フリツプフロツプ１段で1/2に分周されるの
で、この場合は電圧制御発振器５は搬送波の４倍
の周波数で発振する。フリツプフロツプF1で電
圧制御発振器５の出力を1/2に分周し、出力Ｑを
フリツプフロツプF2に加え、これと逆相の出力
ＱをフリツプフロツプF3に加え、それぞれ1/2に
分周する。かくして再生用搬送波cosω1tとsinω1t
を得ることができる。再生用搬送波sinω1tはPLL
回路のループ内の信号であるので、入力AM信号
Dcosω1tの搬送波と正確に90゜の位相差を有して
いる。しかし同期検波器２に加える再生用搬送波
は分周器６のフリツプフロツプの動作遅れによつ
て、sinω1tとの位相差は90゜とならず若干の遅れ
θを生じて cos（ω1t−θ）となる。したがつて、位相検波
器３で行われる乗算は(2)式のまゝであるが、同期
検波器２での乗算は （Dcosω1t＋Ucosω2t）cos（ω1t−θ）…(8) となる。この結果高調波を除去した同期検波器２
の出力は Dcosθ／２＋Ucosθ／２｛cos（ω1−ω2t｝＋
Usinθ／２｛sin（ω1−ω2t｝ …(9) となり、直交関係の２つのビート信号が生じる。
この(9)式の信号の第２項のビート信号はレベル調
整をすることによつて、従来の第２図の回路で排
除することができるが、第３項のビート信号は出
力されるという問題がある。
本考案は上述のように分周器の動作遅れによつ
て、同期検波器２に加える再生用搬送波と入力
AM信号の搬送波とに位相差θがある場合に生じ
る(9)式の第３項のビート信号成分をも排除する回
路を備える混信排除型AM検波回路を提供するこ
とを目的とする。
て、同期検波器２に加える再生用搬送波と入力
AM信号の搬送波とに位相差θがある場合に生じ
る(9)式の第３項のビート信号成分をも排除する回
路を備える混信排除型AM検波回路を提供するこ
とを目的とする。
同期検波器２に加える再生用搬送波が
cos（ω1t−θ）なる場合に生じる(9)式の第３項
のビート信号成分が、位相検波器３の出力のビー
ト信号と同相であることに着目し、同期検波器２
の出力と位相検波器３の出力とを加算または減算
する手段を設けるものである。
のビート信号成分が、位相検波器３の出力のビー
ト信号と同相であることに着目し、同期検波器２
の出力と位相検波器３の出力とを加算または減算
する手段を設けるものである。
第１図は本考案の混信排除型AM検波回路の実
施例である。第１図の第２図と同一部分には同一
記号を付して説明は省略する。第１図の第２図と
異なるところは第１の加減算器１０を付加したこ
とである。なお、加減算器８を第２の加減算器８
とした。
施例である。第１図の第２図と同一部分には同一
記号を付して説明は省略する。第１図の第２図と
異なるところは第１の加減算器１０を付加したこ
とである。なお、加減算器８を第２の加減算器８
とした。
同期検波器２に加える再生用搬送波が
cos（ω1t−θ）であると、同期検波器２の出力
は(9)式の Dcosθ／２ ＋Ucosθ／２｛cos（ω1−ω2）ｔ｝ ＋Usinθ／２｛sin（ω1−ω2）ｔ｝ …(10) である。また位相検波器３に加える再生用搬送波
はPLL回路のループ内の信号であるので、入力
AM信号の搬送波と90゜位相差のsinω1tである。し
たがつて、位相検波器３の出力は(6)式の Ｕ／２｛sin（ω1−ω2）ｔ｝ …(11) である。第１の加減算器１０では、(10)式の信号
と、(11)式の信号をsinθ倍した信号とが互いに減算
される。したがつて、第１の加減算器では(10)式の
第３項のビート信号がキヤンセルされて、 Dcosθ／２ Ucosθ／２｛cos（ω1−ω2）ｔ｝ …(12) が出力される。(11)式の信号は移相器７で90゜移相
され −Ｕ／２｛cos（ω1−ω2）ｔ｝ …（13） となる。第２の加減算器８では、(12)式の信号と、
（13）式の信号をconθ倍した信号とが互いに加算
される。したがつて、第２の加減算器８では(12)式
の第２項のビート信号がキヤンセルされて希望信
号Dcosθ／２のみが出力される。以上は、ω1＞
ω2の場合であるが、ω1＜ω2の場合は、第１の第
２の加減算器の加算と減算が逆になりビート信号
がキヤンセルされる。
は(9)式の Dcosθ／２ ＋Ucosθ／２｛cos（ω1−ω2）ｔ｝ ＋Usinθ／２｛sin（ω1−ω2）ｔ｝ …(10) である。また位相検波器３に加える再生用搬送波
はPLL回路のループ内の信号であるので、入力
AM信号の搬送波と90゜位相差のsinω1tである。し
たがつて、位相検波器３の出力は(6)式の Ｕ／２｛sin（ω1−ω2）ｔ｝ …(11) である。第１の加減算器１０では、(10)式の信号
と、(11)式の信号をsinθ倍した信号とが互いに減算
される。したがつて、第１の加減算器では(10)式の
第３項のビート信号がキヤンセルされて、 Dcosθ／２ Ucosθ／２｛cos（ω1−ω2）ｔ｝ …(12) が出力される。(11)式の信号は移相器７で90゜移相
され −Ｕ／２｛cos（ω1−ω2）ｔ｝ …（13） となる。第２の加減算器８では、(12)式の信号と、
（13）式の信号をconθ倍した信号とが互いに加算
される。したがつて、第２の加減算器８では(12)式
の第２項のビート信号がキヤンセルされて希望信
号Dcosθ／２のみが出力される。以上は、ω1＞
ω2の場合であるが、ω1＜ω2の場合は、第１の第
２の加減算器の加算と減算が逆になりビート信号
がキヤンセルされる。
本考案の混信排除型AM検波回路では、直交関
係の２つのビート信号の両方を除去する第１と第
２の加減算器を設けたので、同期検波器と位相検
波器に加える再生用搬送波の位相差が90゜よりず
れることによつて生じるビート信号も排除するこ
とができる。
係の２つのビート信号の両方を除去する第１と第
２の加減算器を設けたので、同期検波器と位相検
波器に加える再生用搬送波の位相差が90゜よりず
れることによつて生じるビート信号も排除するこ
とができる。
第１図は本考案の混信排除型AM検波回路の実
施例、第２図は従来例、第３図は分周器の詳細図
である。 ２……同期検波器、３……位相検波器、４……
低域フイルタ、５……電圧制御発振器、６……分
周器、７……移相器、８……第２の加減算器、１
０……第１加減算器、３〜６……PLL回路。
施例、第２図は従来例、第３図は分周器の詳細図
である。 ２……同期検波器、３……位相検波器、４……
低域フイルタ、５……電圧制御発振器、６……分
周器、７……移相器、８……第２の加減算器、１
０……第１加減算器、３〜６……PLL回路。
Claims (1)
- 【実用新案登録請求の範囲】 ａ AM信号を同期検波する同期検波器 ｂ 位相検波器と低域フイルタと電圧制御発振器
と分周器とよりなり、前記AM信号の搬送波に
応答するPLL回路 ｃ 前記位相検波器の出力を90゜移相する移相器 ｄ 前記同期検波器の出力と前記位相検波器の出
力とを加算または減算する第１の加減算器 ｅ 前記第１の加減算器の出力と前記移相器の出
力とを加算または減算する第２の加減算器 以上の各項目よりなる混信排除型AM検波回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9863185U JPH026659Y2 (ja) | 1985-06-27 | 1985-06-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9863185U JPH026659Y2 (ja) | 1985-06-27 | 1985-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS628716U JPS628716U (ja) | 1987-01-20 |
| JPH026659Y2 true JPH026659Y2 (ja) | 1990-02-19 |
Family
ID=30966746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9863185U Expired JPH026659Y2 (ja) | 1985-06-27 | 1985-06-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH026659Y2 (ja) |
-
1985
- 1985-06-27 JP JP9863185U patent/JPH026659Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS628716U (ja) | 1987-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59144396A (ja) | Ｐｗｍパルス発生装置 | |
| JPH0677737A (ja) | 位相検波器及びこれに用いる位相検波方式 | |
| US4970469A (en) | Phase detector and frequency demodulator including such a phase detector | |
| JPH026659Y2 (ja) | ||
| JPS593905B2 (ja) | Ｍｐｘ フクチヨウキノ パイロツトシンゴウジヨキヨソウチ | |
| JPS61102804A (ja) | Ｆｍ検波回路 | |
| US4633496A (en) | Low-pass filter circuit | |
| JP2589809B2 (ja) | Ｄ／ａ変換器 | |
| JPS5841017B2 (ja) | マルチプレックス復調回路 | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JPH0732538B2 (ja) | ３相回路の高調波電流検出方法 | |
| JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
| JP3193081B2 (ja) | 角変調信号の復調装置 | |
| JP2758599B2 (ja) | アナログ型周波数変換装置 | |
| JP2760123B2 (ja) | ディジタル位相同期回路 | |
| JPH04120887A (ja) | Ｆｍ復調装置 | |
| JPH0644307Y2 (ja) | 同期信号検出装置 | |
| JPH0448031Y2 (ja) | ||
| JPH0732539B2 (ja) | 高調波電流の検出方法 | |
| JPH0641408Y2 (ja) | Ｐｓｋ復調回路 | |
| JPH023581B2 (ja) | ||
| JPS5848155U (ja) | Ｆｍステレオ信号復調回路 | |
| JPH04280505A (ja) | 位相検波回路 | |
| JPS63287145A (ja) | 搬送波再生回路 | |
| JPS58154960A (ja) | 位相同期回路 |