JPH0266938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0266938A JPH0266938A JP21941288A JP21941288A JPH0266938A JP H0266938 A JPH0266938 A JP H0266938A JP 21941288 A JP21941288 A JP 21941288A JP 21941288 A JP21941288 A JP 21941288A JP H0266938 A JPH0266938 A JP H0266938A
- Authority
- JP
- Japan
- Prior art keywords
- film
- boron
- substrate
- layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電極層や不純物拡散層の形成方法に関し、極めて浅い不
純物拡散層や薄い電極層を同時に、または、別個に形成
することを目的とし、単結晶シリコン層、多結晶シリコ
ン層、アモルファスシリコン層、または、該シリコン層
が混在した層からなる半導体基板を常温で、且つ、ノン
バイアス状態とし、該半導体基板上に電子サイクロトロ
ン共鳴プラズマによって励起したイオンを被着してドー
パントフィルムを形成し、次いで、熱処理して前記シリ
コン層の全部または一部に不純物を拡散する工程が含ま
れてなることを特徴とする。
純物拡散層や薄い電極層を同時に、または、別個に形成
することを目的とし、単結晶シリコン層、多結晶シリコ
ン層、アモルファスシリコン層、または、該シリコン層
が混在した層からなる半導体基板を常温で、且つ、ノン
バイアス状態とし、該半導体基板上に電子サイクロトロ
ン共鳴プラズマによって励起したイオンを被着してドー
パントフィルムを形成し、次いで、熱処理して前記シリ
コン層の全部または一部に不純物を拡散する工程が含ま
れてなることを特徴とする。
ゲート電極を設けたモストランジスタの形成途中工程に
おいて、ゲー）−電極、ソース領域、およびドレイン領
域を同時に上記方法で形成することを特徴とする。
おいて、ゲー）−電極、ソース領域、およびドレイン領
域を同時に上記方法で形成することを特徴とする。
ヘース引出し電極を設けたバイポーラトランジスタの形
成途中工程において、ヘース引出し電極およびヘース領
域を同時に上記方法で形成することを特徴とする。
成途中工程において、ヘース引出し電極およびヘース領
域を同時に上記方法で形成することを特徴とする。
本発明は半導体装置の製造方法にかかり、特に電極層や
不純物拡散層の形成方法に関する。
不純物拡散層の形成方法に関する。
ＩＣなど半導体装置の性能向上のためには一層の微細デ
バイスの形成が望まれている。
バイスの形成が望まれている。
一般に、半導体装置は半導体基板に選択的に不純物拡散
層を形成してデバイス素子を形成しているが、その不純
物拡散方法として従前には固体あるいは気体を拡散源と
した筒温加熱による熱拡散法が用いられていた。しかし
、最近では制御性の良いイオン注入法が汎用され、ある
いは、熱拡散法とイオン注入法との両方が併用されてい
る。
層を形成してデバイス素子を形成しているが、その不純
物拡散方法として従前には固体あるいは気体を拡散源と
した筒温加熱による熱拡散法が用いられていた。しかし
、最近では制御性の良いイオン注入法が汎用され、ある
いは、熱拡散法とイオン注入法との両方が併用されてい
る。
しかし、制御性の良いイオン注入法においても、注入後
に不純物を活性化し、ダメージを回復するための高温ア
ニールが必要で、そのため、注入イオンの再分布が起こ
り、また、結晶方位によってはチャンネリング現象も起
こって、浅い接合を均一に形成することは困難である。
に不純物を活性化し、ダメージを回復するための高温ア
ニールが必要で、そのため、注入イオンの再分布が起こ
り、また、結晶方位によってはチャンネリング現象も起
こって、浅い接合を均一に形成することは困難である。
また、チャンネリング現象を低減させるために、垂直方
向より７°傾斜させた方向からイオン注入をおこなう方
法も採られているが、ゲート電極などを設けた段差部で
は影部分ができると云う不具合が生じる。従って、従来
の熱拡散法やイオン注入法では深さ方向に０．１〜０．
２μｍあるいはそれ以下の浅い不純物拡散層を制御性良
く形成することは困難であった。
向より７°傾斜させた方向からイオン注入をおこなう方
法も採られているが、ゲート電極などを設けた段差部で
は影部分ができると云う不具合が生じる。従って、従来
の熱拡散法やイオン注入法では深さ方向に０．１〜０．
２μｍあるいはそれ以下の浅い不純物拡散層を制御性良
く形成することは困難であった。
そこで、発明者らは電子サイクロトロン共鳴（Ｅ ＣＲ
； Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅ５ｏ
ｎａｎｃｅ）プラズマによってドーパントガス（Ｄｏｐ
ａｎｔ Ｇａ５）を励起して反応室に供給し、供給され
たドーパントガスによって常温で、且つ、ノンバイアス
な半導体基板上にドーパントフィルムを成長し、しかる
後、酸素フリー雰囲気の低温度において熱処理して不純
物を拡散する製造方法を提案した。
； Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅ５ｏ
ｎａｎｃｅ）プラズマによってドーパントガス（Ｄｏｐ
ａｎｔ Ｇａ５）を励起して反応室に供給し、供給され
たドーパントガスによって常温で、且つ、ノンバイアス
な半導体基板上にドーパントフィルムを成長し、しかる
後、酸素フリー雰囲気の低温度において熱処理して不純
物を拡散する製造方法を提案した。
第３図はその製造方法を適用するＥＣＲプラスマ処理装
置の断面図で、２１はプラズマ生成室、２２は反応室、
２３はロードロック室２２４はマイクロ波電源、２５は
導波管、２６はアルミナ透過窓、２７はガス供給０．２
８はマグネットコイル５２９はウェハー（被処理基板）
、３０は分子ターボポンプ、 ３Ｌ ３２はメカニカル
ポンプである。装置全体はＥ ＣＲ’７’ラズマを生成
するためのプラズマ生成室２１．ドーパントフィルムを
成長するための反応室２２．ウェハー２９を反応室２２
に搬入・搬出するためのロードロック室２３から構成さ
れており、導波管２５からプラズマ生成室２１への接続
部外周にはマグネットコイル２８が配置されて、生成イ
オンをウェハーに到達させるように発散磁界が形成され
ている。
置の断面図で、２１はプラズマ生成室、２２は反応室、
２３はロードロック室２２４はマイクロ波電源、２５は
導波管、２６はアルミナ透過窓、２７はガス供給０．２
８はマグネットコイル５２９はウェハー（被処理基板）
、３０は分子ターボポンプ、 ３Ｌ ３２はメカニカル
ポンプである。装置全体はＥ ＣＲ’７’ラズマを生成
するためのプラズマ生成室２１．ドーパントフィルムを
成長するための反応室２２．ウェハー２９を反応室２２
に搬入・搬出するためのロードロック室２３から構成さ
れており、導波管２５からプラズマ生成室２１への接続
部外周にはマグネットコイル２８が配置されて、生成イ
オンをウェハーに到達させるように発散磁界が形成され
ている。
マイクロ波透過窓は高純度アルミナ製の透過窓２６を使
用して、プラズマ生成室に酸素が混入しないように図っ
ており、酸素の混入し易い石英製の透過窓は用いない。
用して、プラズマ生成室に酸素が混入しないように図っ
ており、酸素の混入し易い石英製の透過窓は用いない。
同様の理由で装置全体の容器壁も石英製でなく、アルミ
ニウムで作成し、且つ、プラズマ生成室は１００℃以上
にならないように工夫し、且つ、ウェハー２９も１００
°Ｃ以上に加熱されないように冷却させる。
ニウムで作成し、且つ、プラズマ生成室は１００℃以上
にならないように工夫し、且つ、ウェハー２９も１００
°Ｃ以上に加熱されないように冷却させる。
プラズマ励起用マイクロ波の周波数を２．４５ＧＨｚと
して、例えば、マグネットコイルはこの周波数２、４５
ＧＨｚに対して磁束密度８７５ガウス（ガス供給側）
、３００ガウス（生成室開口側）にする。そうすると、
荷電粒子（イオン）は発散磁場内で円運動しつつ、その
円運動エネルギーが角運動を保存したまま発散磁場方向
の運動エネルギーに変換されて磁力線方向に加速され、
ウェハーに到達して膜が成長する。その成膜の際、ウェ
ハーは常温でノンバイアス状態にあるために、基板にダ
メージを与えることなく低速でソフトに成長膜（ドーパ
ントフィルム）が被着する利点がある。
して、例えば、マグネットコイルはこの周波数２、４５
ＧＨｚに対して磁束密度８７５ガウス（ガス供給側）
、３００ガウス（生成室開口側）にする。そうすると、
荷電粒子（イオン）は発散磁場内で円運動しつつ、その
円運動エネルギーが角運動を保存したまま発散磁場方向
の運動エネルギーに変換されて磁力線方向に加速され、
ウェハーに到達して膜が成長する。その成膜の際、ウェ
ハーは常温でノンバイアス状態にあるために、基板にダ
メージを与えることなく低速でソフトに成長膜（ドーパ
ントフィルム）が被着する利点がある。
このように構成されたＥＣＲプラズマ処理装置によって
、例えば、ガス供給口２７がらジボラン（Ｂ２Ｈ６）１
〜５％含有したアルゴン（Ａｒ）ガス３０ｃｃ ７分を
流入して、チャンバ（室）内を圧力０゜ＩＰａ （パス
カル）に保持し、ＥＣＲプラズマの照射を１０秒ないし
数十秒おこなう。そうすると、プラズマ生成室１１にお
いて励起されたボロンが反応室１２に導かれ、低速でウ
ェハーに到達して数十ないし数百人の原子状のボロンフ
ィルムを成長する。
、例えば、ガス供給口２７がらジボラン（Ｂ２Ｈ６）１
〜５％含有したアルゴン（Ａｒ）ガス３０ｃｃ ７分を
流入して、チャンバ（室）内を圧力０゜ＩＰａ （パス
カル）に保持し、ＥＣＲプラズマの照射を１０秒ないし
数十秒おこなう。そうすると、プラズマ生成室１１にお
いて励起されたボロンが反応室１２に導かれ、低速でウ
ェハーに到達して数十ないし数百人の原子状のボロンフ
ィルムを成長する。
しかる後、減圧気中などの酸素フリー雰囲気の低温度（
９００℃以下）において熱処理して不純物拡散層を形成
する。そうすれば、不純物濃度１０！コ〜１０ ”／
ｃａｔ、深さ０．１μｍ前後の高濃度で浅い不純物拡散
層を形成することが可能である。
９００℃以下）において熱処理して不純物拡散層を形成
する。そうすれば、不純物濃度１０！コ〜１０ ”／
ｃａｔ、深さ０．１μｍ前後の高濃度で浅い不純物拡散
層を形成することが可能である。
本発明はこのような不純物拡散方法を適用して極めて浅
い不純物拡散層や薄い電極層を同時に、または、別個に
形成することを目的とした半導体装置の製造方法を提案
するものである。
い不純物拡散層や薄い電極層を同時に、または、別個に
形成することを目的とした半導体装置の製造方法を提案
するものである。
その目的は、単結晶シリコン層１多結晶シリコン層、ア
モルファスシリコン層８ または、該シリコン層が混在
した層からなる半導体基板を常温で、且つ、ノンバイア
ス状態とし、該半導体基板上に電子サイクロトロン共鳴
プラズマによって励起したイオンを被着してドーパント
フィルムを形成し、次いで、熱処理して前記シリコン層
の全部または一部に不純物を拡散する工程が含まれる製
造方法によって達成される。
モルファスシリコン層８ または、該シリコン層が混在
した層からなる半導体基板を常温で、且つ、ノンバイア
ス状態とし、該半導体基板上に電子サイクロトロン共鳴
プラズマによって励起したイオンを被着してドーパント
フィルムを形成し、次いで、熱処理して前記シリコン層
の全部または一部に不純物を拡散する工程が含まれる製
造方法によって達成される。
例えば、ゲート電極を設けたモストランジスタの形成途
中工程において、ゲート電極９ ソース領域、およびド
レイン領域を同時に形成する。
中工程において、ゲート電極９ ソース領域、およびド
レイン領域を同時に形成する。
また、ベース引出し電極を設けたバイポーラトランジス
タの形成途中工程において、ベース引出し電極およびベ
ース領域を同時に形成する。
タの形成途中工程において、ベース引出し電極およびベ
ース領域を同時に形成する。
即ち、本発明は、上記したシャロージヤンクション（ｓ
ｈａｌｌｏｉｖ ｊｕｎｃｔｉｏｎ ；浅い接合）を形
成する不純物拡散方法を適用して、不純物拡散層は勿論
のこと、薄い電極層をも同時に、または、別々に形成し
、半導体デバイスを微細化させてＩＣを高性能化するも
のである。
ｈａｌｌｏｉｖ ｊｕｎｃｔｉｏｎ ；浅い接合）を形
成する不純物拡散方法を適用して、不純物拡散層は勿論
のこと、薄い電極層をも同時に、または、別々に形成し
、半導体デバイスを微細化させてＩＣを高性能化するも
のである。
以下、図面を参照して実施例によって詳細に説明する。
第１図ｆａｔ〜（Ｃ１は本発明にかかる形成方法（１）
の工程順断面図で、ゲート電極、ソース領域、ドレイン
領域を同時に形成するモストランジスタの形成途中工程
図である。
の工程順断面図で、ゲート電極、ソース領域、ドレイン
領域を同時に形成するモストランジスタの形成途中工程
図である。
第１図（ａ）参照；まず、ｎ型シリコン基板１に公知の
ＬＯＣＯ３法によってフィールド絶縁膜２を形成し、膜
厚２００人程人程ゲート絶縁膜３を生成した後、膜厚４
０００人程度０多結晶シリコン膜をＣＶＤ（化学気相成
長）法で被着し、この多結晶シリコン膜をパターンニン
グして多結晶シリコン膜からなるゲート電極４を形成す
る。ここに、多結晶シリコン膜はノンドープ膜である。
ＬＯＣＯ３法によってフィールド絶縁膜２を形成し、膜
厚２００人程人程ゲート絶縁膜３を生成した後、膜厚４
０００人程度０多結晶シリコン膜をＣＶＤ（化学気相成
長）法で被着し、この多結晶シリコン膜をパターンニン
グして多結晶シリコン膜からなるゲート電極４を形成す
る。ここに、多結晶シリコン膜はノンドープ膜である。
第１図（ｂｌ参照；次いで、前記したＥＣＲプラズマ処
理装置（第３図参照）に基板を載置し、上記した電子サ
イクロトロン共鳴プラズマ法によって膜厚数百人のボロ
ンフィルム５を成長する。
理装置（第３図参照）に基板を載置し、上記した電子サ
イクロトロン共鳴プラズマ法によって膜厚数百人のボロ
ンフィルム５を成長する。
第１図（Ｃ１参照；次いで、酸素フリー雰囲気中、例え
ば、減圧度４ Ｔｏｒｒ程度の窒素（Ｎ２）中において
９００℃、１０分間の熱処理をおこなう。そうすると、
ゲート電極としての多結晶シリコン膜に硼素（Ｂ）が拡
散して高濃度に硼素を含有した低抵抗なゲート電極４が
形成されると同時に、露出したｎ型シリコン基板１にも
ボロンフィルムから硼素が拡散して、浅い接合を有する
ｐ型のソース領域６およびドレイン領域７が形成され、
そのソース・ドレイン領域の接合深さは０．２μｍ程度
になる。なお、この熱処理の際にボロンフィルムは殆ど
飛散するが、念のため熱処理後に弗酸洗浄をおこなう。
ば、減圧度４ Ｔｏｒｒ程度の窒素（Ｎ２）中において
９００℃、１０分間の熱処理をおこなう。そうすると、
ゲート電極としての多結晶シリコン膜に硼素（Ｂ）が拡
散して高濃度に硼素を含有した低抵抗なゲート電極４が
形成されると同時に、露出したｎ型シリコン基板１にも
ボロンフィルムから硼素が拡散して、浅い接合を有する
ｐ型のソース領域６およびドレイン領域７が形成され、
そのソース・ドレイン領域の接合深さは０．２μｍ程度
になる。なお、この熱処理の際にボロンフィルムは殆ど
飛散するが、念のため熱処理後に弗酸洗浄をおこなう。
その後、カバー絶縁膜をＣＶＤ法で被着してリフロー（
再溶融）をおこなう。しかし、リフロー温度は熱処理温
度と同様の９００℃であるから、接合深さが変化するこ
とはない。
再溶融）をおこなう。しかし、リフロー温度は熱処理温
度と同様の９００℃であるから、接合深さが変化するこ
とはない。
なお、この実施例において、ボロンフィルムとｎ型シリ
コンＭ＋、との間に膜厚約１００人の５ｉ０２膜を介在
させても構わない。
コンＭ＋、との間に膜厚約１００人の５ｉ０２膜を介在
させても構わない。
このようなモストランジスタの形成法によれば、。
ゲート長０．７μｍ、拡散深さ０．２μｍの微細デバイ
スを形成することができ、従来のイオン注入法によって
形成していたゲート長１．０μｍ、拡散深さ０．３５μ
ｍのデバイス素子に比べて一層微細化される。
スを形成することができ、従来のイオン注入法によって
形成していたゲート長１．０μｍ、拡散深さ０．３５μ
ｍのデバイス素子に比べて一層微細化される。
次に、第２図（ａｌ〜（Ｃ）は本発明にかかる形成方法
（ＩＴ）の工程順断面図で、ベース引出し電極、ヘース
領域を同時に形成するバイポーラトランジスタの形成途
中工程図である。
（ＩＴ）の工程順断面図で、ベース引出し電極、ヘース
領域を同時に形成するバイポーラトランジスタの形成途
中工程図である。
第２図ｆａｌ参照；本図はｐ型シリコン基板１１上にｎ
＋型型埋面層１２介してｎ型９９３７層１３をエピタキ
シャル成長し、その上に選択的にベース形成領域を窓開
けした５ｉ０２膜１４が設けられて、更にその上に単結
晶シリコン膜１５と多結晶シリコン膜１６からなるエピ
ポリ層を成長させた工程断面図である。なお、単結晶シ
リコン膜１５および多結晶シリコンＪＩＱ１６はノンド
ープ膜である。
＋型型埋面層１２介してｎ型９９３７層１３をエピタキ
シャル成長し、その上に選択的にベース形成領域を窓開
けした５ｉ０２膜１４が設けられて、更にその上に単結
晶シリコン膜１５と多結晶シリコン膜１６からなるエピ
ポリ層を成長させた工程断面図である。なお、単結晶シ
リコン膜１５および多結晶シリコンＪＩＱ１６はノンド
ープ膜である。
第２図（ｂ）参照；次いで、その単結晶シリコン膜１５
と多結晶シリコン膜１６からなるエビポリ層の上に前記
した電子サイクロトロン共鳴プラズマ法によって膜厚数
百人のボロンフィルム１７を成長する。
と多結晶シリコン膜１６からなるエビポリ層の上に前記
した電子サイクロトロン共鳴プラズマ法によって膜厚数
百人のボロンフィルム１７を成長する。
第２図ｆｃ）参照；次いで、減圧度４Ｔｏｒｒ程度の窒
素（Ｎ２）中において９００°Ｃ１１０分間の熱処理を
おこない、単結晶シリコン膜１５に硼素を拡散させてｐ
型ベース領域１５′とし、且つ、多結晶シリコン膜１６
に高濃度に硼素を含有させて低抵抗なペース引出し電極
１６′を形成する。この時、ボロンフィルムは殆ど消失
するが、熱処理後に表面を軽く弗酸洗浄おこなう。
素（Ｎ２）中において９００°Ｃ１１０分間の熱処理を
おこない、単結晶シリコン膜１５に硼素を拡散させてｐ
型ベース領域１５′とし、且つ、多結晶シリコン膜１６
に高濃度に硼素を含有させて低抵抗なペース引出し電極
１６′を形成する。この時、ボロンフィルムは殆ど消失
するが、熱処理後に表面を軽く弗酸洗浄おこなう。
上記のようなバイポーラトランジスタの形成法を用いれ
ば、浅い接合をもつヘース領域と微細なベース引出し電
極を同時に形成できて、バイポーラデバイス素子が更に
微細化され、ＩＣの高性能化に役立つ。
ば、浅い接合をもつヘース領域と微細なベース引出し電
極を同時に形成できて、バイポーラデバイス素子が更に
微細化され、ＩＣの高性能化に役立つ。
上記の実施例のように、低加速エネルギーで被着させる
電子サイクロトロン共鳴プラズマ法を適用すれば、浅い
接合をもつ不純物拡散層のみならず、ゲート電極やベー
ス引出し電極のような導電層をも高濃度に不純物を含有
させて低抵抗化することができる。
電子サイクロトロン共鳴プラズマ法を適用すれば、浅い
接合をもつ不純物拡散層のみならず、ゲート電極やベー
ス引出し電極のような導電層をも高濃度に不純物を含有
させて低抵抗化することができる。
なお、請求項に「シリコン層の全部または一部に不純物
を拡散する」と記載しているが、例えば、第１図に説明
した実施例においてｎ型シリコン基板Ｉにソース・ドレ
イン領域６．７を形成するのが一部に不純物を拡散する
ことを意味し、多結晶シリコン膜からなるゲート電極４
はシリコン層の全部に不純物を拡散することを意味して
いる。
を拡散する」と記載しているが、例えば、第１図に説明
した実施例においてｎ型シリコン基板Ｉにソース・ドレ
イン領域６．７を形成するのが一部に不純物を拡散する
ことを意味し、多結晶シリコン膜からなるゲート電極４
はシリコン層の全部に不純物を拡散することを意味して
いる。
上記例は不純物拡散層と電極層とを同時に形成する実施
例で説明したが、多結晶シリコンの電極層のみに高濃度
に不純物を拡散させて低抵抗化し、その結果として電極
層を微細化することができることは当然である。また、
最近、多結晶シリコン膜の他に、アモルファスシリコン
膜が用いられて、例えば、エミッタ電極として使用され
ているが、そのようなアモルファスシリコン膜にも本発
明を適用して高濃度に不純物を含有させ、低抵抗化する
ことかできる。
例で説明したが、多結晶シリコンの電極層のみに高濃度
に不純物を拡散させて低抵抗化し、その結果として電極
層を微細化することができることは当然である。また、
最近、多結晶シリコン膜の他に、アモルファスシリコン
膜が用いられて、例えば、エミッタ電極として使用され
ているが、そのようなアモルファスシリコン膜にも本発
明を適用して高濃度に不純物を含有させ、低抵抗化する
ことかできる。
なお、本発明によれば常温のウェハー（被処理基板）上
にボロンフィルムを成長するために、予めレジスト膜を
マスクした状態で選択的にボロンフィルムを成長させる
工程を採ることも可能になる。
にボロンフィルムを成長するために、予めレジスト膜を
マスクした状態で選択的にボロンフィルムを成長させる
工程を採ることも可能になる。
なお、上記はボロンフィルムを実施例とした説明である
が、砒素、燐などｎ型のドーパントフィルムにも適用で
きることは云うまでもない。
が、砒素、燐などｎ型のドーパントフィルムにも適用で
きることは云うまでもない。
以上の説明から明らかなように、本発明によれば極めて
浅い不純物拡散層や低抵抗化した電極層を制御性良く微
細に形成でき、半導体デバイスの微細化、率いては、デ
バイスの性能向上に顕著に役立つものである。
浅い不純物拡散層や低抵抗化した電極層を制御性良く微
細に形成でき、半導体デバイスの微細化、率いては、デ
バイスの性能向上に顕著に役立つものである。
第１図は本発明にかかる形成方法（１）の工程順断面図
、 第２図は本発明にかかる形成方法（ＩＩ）の工程順断面
図、 第３図はＥＣＲプラズマ処理装置の断面図である。 図において、 １はｎ型シリコン基板、２はフィールド絶縁膜、３はゲ
ート絶縁膜、 ４はゲート電礪、５はボロンフィル
ム、 ６はソース領域、７はドレイン領域、 １１はｐ型シリコン基板、１２はｎ＋型埋没層、１３は
ｎ型シリコン層、 １４は５ｉ０２膜、１５は単結晶シ
リコン膜、１５“はベース領域、１６は多結晶シリコン
膜、１６“はベース引出し電極、１７はボロンフィルム
、 ２１はプラズマ生成室、 ２２は反応室、２３はロード
ロ、り室、 ２４はマイクロ波電源、２５は導波管、
２６はアルミナ透過窓、２７はガス供給口、
２８はマグネットコイル、２９はウェハー（被処理
基板）、 ３０は分子ターボポンプ、 ３１３２はメカニカルポンプ を示している。
、 第２図は本発明にかかる形成方法（ＩＩ）の工程順断面
図、 第３図はＥＣＲプラズマ処理装置の断面図である。 図において、 １はｎ型シリコン基板、２はフィールド絶縁膜、３はゲ
ート絶縁膜、 ４はゲート電礪、５はボロンフィル
ム、 ６はソース領域、７はドレイン領域、 １１はｐ型シリコン基板、１２はｎ＋型埋没層、１３は
ｎ型シリコン層、 １４は５ｉ０２膜、１５は単結晶シ
リコン膜、１５“はベース領域、１６は多結晶シリコン
膜、１６“はベース引出し電極、１７はボロンフィルム
、 ２１はプラズマ生成室、 ２２は反応室、２３はロード
ロ、り室、 ２４はマイクロ波電源、２５は導波管、
２６はアルミナ透過窓、２７はガス供給口、
２８はマグネットコイル、２９はウェハー（被処理
基板）、 ３０は分子ターボポンプ、 ３１３２はメカニカルポンプ を示している。
Claims (3)
- （１）単結晶シリコン層、多結晶シリコン層、アモルフ
ァスシリコン層、または、該シリコン層が混在した層か
らなる半導体基板を常温で、且つ、ノンバイアス状態と
し、該半導体基板上に電子サイクロトロン共鳴プラズマ
によつて励起したイオンを被着してドーパントフィルム
を形成し、次いで、熱処理して前記シリコン層の全部ま
たは一部に不純物を拡散する工程が含まれてなることを
特徴とする半導体装置の製造方法。 - （２）前記半導体基板がゲート電極を設けたモストラン
ジスタの形成途中工程であつて、ゲート電極、ソース領
域、およびドレイン領域を同時に形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - （３）前記半導体基板がベース引出し電極を設けたバイ
ポーラトランジスタの形成途中工程であって、ベース引
出し電極およびベース領域を同時に形成することを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21941288A JPH0266938A (ja) | 1988-08-31 | 1988-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21941288A JPH0266938A (ja) | 1988-08-31 | 1988-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0266938A true JPH0266938A (ja) | 1990-03-07 |
Family
ID=16734998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21941288A Pending JPH0266938A (ja) | 1988-08-31 | 1988-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0266938A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077563A (en) * | 1986-04-10 | 1991-12-31 | Ngk Insulators, Ltd. | Thermally printing head operable with electrically resistive layer provided on printt film or ribbon or on recording medium |
| US5656511A (en) * | 1989-09-04 | 1997-08-12 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor device |
| US5753530A (en) * | 1992-04-21 | 1998-05-19 | Seiko Instruments, Inc. | Impurity doping method with diffusion source of boron-silicide film |
| US6489207B2 (en) | 1998-05-01 | 2002-12-03 | International Business Machines Corporation | Method of doping a gate and creating a very shallow source/drain extension and resulting semiconductor |
-
1988
- 1988-08-31 JP JP21941288A patent/JPH0266938A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077563A (en) * | 1986-04-10 | 1991-12-31 | Ngk Insulators, Ltd. | Thermally printing head operable with electrically resistive layer provided on printt film or ribbon or on recording medium |
| US5656511A (en) * | 1989-09-04 | 1997-08-12 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor device |
| US5753530A (en) * | 1992-04-21 | 1998-05-19 | Seiko Instruments, Inc. | Impurity doping method with diffusion source of boron-silicide film |
| US6489207B2 (en) | 1998-05-01 | 2002-12-03 | International Business Machines Corporation | Method of doping a gate and creating a very shallow source/drain extension and resulting semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US4966861A (en) | Vapor deposition method for simultaneously growing an epitaxial silicon layer and a polycrystalline silicone layer over a selectively oxidized silicon substrate | |
| US5527733A (en) | Impurity doping method with adsorbed diffusion source | |
| US20040180512A1 (en) | Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone | |
| JPS6245712B2 (ja) | ||
| EP0430275A2 (en) | Doping method of barrier region in semiconductor device | |
| JPH08301612A (ja) | シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法 | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| US6806158B2 (en) | Mixed crystal layer growing method and device, and semiconductor device | |
| KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| EP0473194A2 (en) | Method of fabricating a semiconductor device, especially a bipolar transistor | |
| JPH0266938A (ja) | 半導体装置の製造方法 | |
| US5851906A (en) | Impurity doping method | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| US20020098664A1 (en) | Method of producing SOI materials | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH03218622A (ja) | 不純物ドーピングの方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JP2705374B2 (ja) | Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法 | |
| JP2841780B2 (ja) | 半導体装置の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 |