JPH0267816A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、直列に接続された２つのスイッチング素子が
交互にオンオフ動作することによって負荷回路へ高周波
電力を供給するインバータ装置に関するものである。

［従来の技術］ 第４図は従来のインバータ装置の回路図であり、第５図
はその動作波形図である。電源Ｅと並列に、スイッチン
グ素子Ｑ、、Ｑ２の直列回路を接続し、スイッチング素
子Ｑ２と並列に負荷回路Ｚが接続されている。負荷回路
ＺはチョークＬ。とコンデンサＣ６よりなる共振回路を
含み、コンデンサＣ８の両端に生じる電圧が負荷ｌに印
加される。Ｏ２０は発振回路であり、“Ｈｉｇｈ”レベ
ルと“Ｌｏｗ”レベルを交互に繰り返す発振出力ｖＡ、
ｖ日を発生する。駆動回路Ａはスイッチング素子Ｑ、の
駆動回路であり、トランジスタＴｒｓ〜Ｔｒｓ及び抵抗
Ｒコ〜Ｒ５を含む。駆動回路Ｂはスイッチング素子Ｑ２
の駆動回路であり、トランジスタＴ　ｒ　、ｏ〜Ｔ　ｒ
　、　４及び抵抗Ｒ１〜Ｒ３を含む。駆動回路Ａには、
トランジスタＴｒ１〜Ｔｒ＋と抵抗Ｒ６及び抵抗ｒ（１
０を含むレベルシフト回路Ｃを介して、発振回路ｏＳＣ
の発振出力ｖＡが供給されている。駆動回路Ｂには、抵
抗Ｒ１１を介して発振回路Ｏ８Ｃの発振出力ＶＢが供給
されている。

上述のレベルシフト回路Ｃは、発振出力ｖＡの電圧信号
を抵抗Ｒ１゜を介してトランジスタＴｒ、。

Ｔｒ２よりなる第１のカレントミラー回路へ入力して電
流信号に変換し、この電流信号をトランジスタＴ　ｒ　
３　、　Ｔ　ｒ、よりなる第２のカレントミラー回路を
介して抵抗Ｒ６に伝達し、抵抗Ｒ６にて電圧信号■３へ
変換するものである。駆動回路Ａを含む上側回路用の電
源は、抵抗Ｒ１を介して充電されるコンデンサＣ８にて
供給され、駆動回路Ｂを含む下側回路の電源は、抵抗Ｒ
２を介して充電されるコンデンサＣ２にて供給される。

スイッチング素子Ｑ、、Ｑ２のスイッチングによる電圧
Ｖ２の変化は、電源コンデンサＣ１及びトランジスタＴ
ｒ、を介してトランジスタＴｒ２のコレクタ・エミッタ
間に加わるが、カレントミラー回路の定電流特性により
、電流信号は安定に伝達されるものである。

第５図の時刻ｔ０において、発振出力ｖＡが“Ｈｉｇｈ
″レベルになると、抵抗ＲＩＧを介してトランジスタＴ
ｒ、、Ｔｒ２にベース電流が供給され、トランジスタＴ
ｒ２のコレクタ・エミッタ間に電流が流れる。

この電流はトランジスタＴｒ）、Ｔｒ、に流れて、トラ
ンジスタＴｒ＜のコレクタに伝達され、抵抗Ｒ６により
電圧信号ＶＲに変換され、電圧信号ＶＲが“Ｈｉｇｈ”
レベルとなる。これにより、トランジスタＴ　ｒｓ　、
　Ｔ　ｒｓがオンし、トランジスタＴ　ｒ　７　、　Ｔ
　ｒ　ｇがオフし、トランジスタＴｒｓがオンとなり、
電圧■。

が“ＨｉＨｈ”レベルとなって、スイッチング素子Ｑヘ
オン信号が供給される。このとき、スイッチング素子Ｑ
１の電流１１は負方向に流れている。これは、コンデン
サＣ０とチョークＬ。を含む負荷回路２の持つ共振周波
数よりも発振回路Ｏ８Ｃの発振周波数が高く設定されて
おり、電流位相が遅れているためであり、このようにす
ると、スイッチング素子Ｑ、、Ｑ２のスイッチング時に
は、まず負方向から電流１＋、Ｉ２が流れるため、スイ
ッチング素子Ｑ、、Ｑ２のスイッチング損失を低減でき
る効果がある。

時刻ｔ、で発振出力ＶＡが“Ｌｏｗ”レベルになると、
トランジスタＴ　ｒ　２のコレクタ電流は流れなくなり
、電圧信号■Ｒも“Ｌｏｗ”レベルとなって、電圧■り
が“Ｌｏｗ”°レベルとなり、スイッチング素子Ｑ、が
オフする。このとき、チョークＬ０に流れていた電流が
流れ続けようとして、スイッチング素子Ｑ２へ負方向の
電流となって流れることになる。同時に、発振出力■８
は°’Ｈｉｇｈ”レベルとなり、抵抗Ｒを介してトラン
ジスタＴ　ｒ　ｌ　２　、　Ｔ　ｒ　ｌ　３がオン、ト
ランジスタＴ　ｒ　＋　＋　＋　Ｔ　ｒ　、がオフとな
って、トランジスタＴ　ｒ　＋　ｏがオンし、出力電圧
■、が“Ｈｉｇｈ”レベルとなって、スイッチング素子
Ｑ２にオン信号が供給され、電流工２が流れる。

時刻ｔ２で再びスイッチング素子Ｑ２がオフ、スイッチ
ング素子Ｑ、がオンとなり、この繰り返しで、負荷回路
Ｚに高周波電力を供給するものである。電圧■２は第５
図（ｈ）に示すように、電流工。

が負方向のときには、負荷回路Ｚより直流電源Ｅへの回
生電流となるため、直流電源ＥのレベルＶＥよりも少し
上昇する。また、電流Ｉ２が負方向のときには、負荷回
路Ｚのインダクタンス成分により電圧ｖ２はゼロレベル
よりも低電位となる。

［発明が解決しようとする課題］ 上述の従来技術において、発振回路ｏＳＣと駆動回路Ａ
、Ｂ及びレベルシフト回＃ＩＣをＰＮ接合にて耐電圧を
持たせる構造の接合分離型半導体集積回路にＳ積する場
合に、インバータ装置に誤動作が生じるという問題があ
る。以下、この点について説明する。

第６図に示すように、Ｐ型サブストレート１の上に、Ｎ
型エピタキシャル層２を形成し、これをＰ型拡散層３に
て分離して、分離されたＮ型エピタキシャル層２に各素
子を形成する。耐圧の分離をＰ型サブストレート１とＮ
型エピタキシャル層２の間のＰＮ接合にて行っているの
が特徴であり、Ｐ型サブストレート１は回路上の基準電
位に通常接続される。第４図の回路では直流電源Ｅの負
極端の電圧Ｖ。が基準電位となる。Ｐ型サブストレート
１が回路動作上、最も低い電位にあれば、Ｎ型エピタキ
シャル層２とはＰＮ接合の逆方向特性で分離でき、各素
子間もＰ型拡散層３で分離することによって、駆動回路
Ａ、Ｂのような異なる電位で動作する回路を同一のチッ
プ上に構成できるものである。Ｎ型エピタキシャルＮ２
の下層部にはＮ＋拡散ＩＮ！４を設けである。

第６図はＮＰｒ’１ランジスタ及びＰＮＰ）ランジスタ
の構造を例示している。ＮＰＮトランジスタでは、Ｎ型
エピタキシャル層２にＮ十拡散層７を設けてコレクタ領
域とすると共に、Ｐ型拡散層５よりなるベース領域を設
けて、このＰ型拡散層５にＮ＋拡散層６よりなるエミッ
タ領域を設けて成るものである。ＰＮＰトランジスタで
は、Ｎ型エピタキシャル層２にＮ＋拡散Ｒ８を設けてベ
ース領域とすると共に、Ｐ型拡散層９よりなるコレクタ
領域と同じくＰ型拡散層１０よりなるエミッタ領域を設
けて成るものである。

このような半導体集積回路に第４図に示す回路を構成し
た場合に、駆動回路Ａ及びトランジスタＴ　ｒ　ｚ　、
　Ｔ　ｒ　＋と基準電位Ｖ０の間にできる、いわゆる寄
生ダイオードＤ１〜Ｄ６を含めた回路を第７図に示す。

また、半導体集積回路の内部では各素子を結線して回路
を構成するために、第８図に示すように、素子の上に酸
化ゲイ素の被膜等よりなる絶縁層１１を設け、その上に
アルミニウム被膜等よりなる配線１２〜１５を形成する
ことになる。配線１２〜１５と素子の間は同じくアルミ
ニウム被膜等よりなるコンタクトで接続される。配線１
２〜１５が一平面内で実施できない場合には、２層配線
等を行うことにより実施される。この場合、第８図に示
すように、それぞれの配線間距離が短くなったり、長い
距離にわたって配線が平行に配置されたりすることによ
り、容量成分Ｃにが大きくなることが一般的となる。

このような状態で、第７図に示す回路を動作させると、
各部の動作波形は第９図に示すようになる０時刻【。で
発振出力ｖＡが“Ｈｉｇｈ”レベルになると、第４図の
回路と同様にしてスイッチング素子Ｑ１がオンし、電圧
■２が高レベルとなる。電流Ｉが流れ、時刻し、にて発
振出力ＶＡが“’Ｌｏｗ”レベルになると、スイッチン
グ素子Ｑ、はオフし、チョークＬ。に流れていた電流が
流れ続けようとし、スイッチング素子Ｑ２へ負方向の電
流となって流れる。このとき、駆動回路Ａより駆動回路
Ｂの方が高電位となり、瞬間的に電圧■２が下降するこ
とになる。このとき、駆動回路Ａの内部では、電圧■Ｒ
が’Ｌｏｗ”レベルであるから、トランジスタＴ　ｒ５
　、　Ｔ　ｒｔがオフし、トランジスタＴｒ、、Ｔｒ、
がバイアス抵抗Ｒ，，Ｒ，によりオンしている。故に、
寄生ダイオードＤ２．Ｄ、を介してチョークＬ。による
電流が分流しやすくなる。そして、ダイオードＤ２から
の分流電流が流れ込もうとすると、電圧Ｖ７が上昇する
ことになる。第８図に示すように、電圧Ｖ７の印加され
る配線１５と電圧ｖＲの印加される配線１４とが近い場
合には、容量成分Ｃｘが大きいため、電圧■、や電圧■
、が上昇すれば、容量成分Ｃｘを介して抵抗Ｒ６に電流
が流れ、電圧■Ｒが上昇しやすくなる。このような状態
では、時刻Ｌ１□において、電圧ｖＲが上昇してトラン
ジスタＴｒ６がオンし、電圧Ｖ７がさらに上昇するよう
になって、トランジスタＴｒｓがオンし、電圧■、が“
Ｈｉｇｈ”レベルとなってしまう。故に、スイッチング
素子Ｑ１がオンし、電圧■２が基準電位Ｖ０に対して正
の電圧となって、このとき、既にスイッチング素子Ｑ２
の入力信号Ｖ、は“Ｈｉｇｈ”レベルであるため、スイ
ッチング素子Ｑ、とＱ２が同時にオンしてしまうことに
なる。

半導＃集積回路の内部にこのような寄生ダイオードを介
する電流経路が存在すると、どこかの配線にノイズ的に
寄生ダイオードを介して電圧が現れるようになり、この
種の誤動作を無くすことは困難であった。また、このよ
うな寄生ダイオードを介する電流経路に抵抗を挿入して
、誤動作の原因となる電流を減衰させることも考えられ
るが、この場合、抵抗の存在により正常な動作も妨げら
れるという問題があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、寄生ダイオードによる回路の誤
動作を無くし、安定した動作を可能としたインバータ装
置を提供することにある。

［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第１
図に示すように、第１の直流電源Ｅと並列に２つの主ス
イッチング素子Ｑ、、Ｑ２の直列回路を接続し、一方の
主スイッチング素子Ｑ２と並列に、少なくともインダク
タンス成分（チョークＬ、）を含む負荷回路Ｚを接続し
、それぞれの主スイッチング素子Ｑ、、Ｑ、の駆動回路
Ａ、ＢをＰＮ接合で耐電圧を持たせる接合分離型の半導
体集積回路上に構成し、各駆動回路Ａ、Ｂは主スイッチ
ング素子Ｑ、、Ｑ２へ直接駆動電流を供給する出力用ス
イッチング素子（トランジスタＴｒｓ〜Ｔ　ｒ　＋　＋
　）と、その出力用スイッチング素子へ制御信号を供給
する前段部とからなり、前記ＰＮ接合におけるＰ型頭域
から見て高電位側の駆動回路Ａは、負荷回路Ｚに一端を
接続された第２の直流電源（コンデンサＣ＋）から給電
され、前記高電位側の駆動回路Ａにおける出力用スイッ
チング素子と第２の直流電源との接続点と前記高電位側
の駆動回路Ａにおける前段部との間に抵抗Ｒ＋２を挿入
し、前記抵抗Ｒ１２を介して第２の直流電源に並列接続
される容量成分（コンデンサＣ３）を設けて成ることを
特徴とするものである。

［作用］ 以下、本発明の作用を第１図の回路により説明する。Ｐ
Ｎ接合分離された駆動回路Ａ、Ｂのうち、基準電位Ｖ０
に接続されるＰ型頭域から見て高電位側の駆動回路Ａは
、負荷回路Ｚに一端を接続されたコンデンサＣ３から給
電されており、この駆動回路Ａの前段部の素子に流れる
電流は、コンデンサＣ９と負荷回路Ｚとの接続点に流れ
る。主スイッチング素子Ｑ、がオフすると、コンデンサ
ＣＩと負荷回路Ｚとの接続点の電位Ｖ２よりも、Ｐ型頭
域の電位Ｖ０の方が高くなり、ＰＮ接合を介して駆動回
路Ａの前段部の素子に電流が流れようとするが、この電
流は抵抗Ｒ，□により抑制されるので、誤動作の発生を
招くことはないものである。

また、本発明にあっては、前記抵抗Ｒ＋２を介して第２
の直流電源に並列接続される容量成分（コンデンサＣ１
）を設けたから、この容量成分は抵抗Ｒ＋２を介して第
２の直流電源と同一極性に充電され、駆動回路Ａにおけ
る前段部の電源となる。もちろん、駆動回路Ａの前段部
には第２の直流電源（コンデンサＣＩ）からも電流が供
給されるものであるが、その電流は抵抗Ｒ７２により限
流されるので、前段部のスイッチング素子を完全に活性
化できない場合がある。一方、前記容量成分（コンデン
サＣ，）から駆動回路Ａの前段部のスイッチング素子に
供給される電流は抵抗Ｒ３２によっては限流されないの
で、前段部のスイッチング素子を完全に活性化できる。

したがって、本発明によれば抵抗Ｒ１２の挿入により、
誤動作の原因となる電流を制限することができ、しかも
、正常な動作のための電流が制限されるという不都合は
生じない。

し実施例１］ 第１図は本発明の第１実施例の回路図であり、第２図は
その動作波形図である。直流電源Ｅの両端には、スイッ
チング素子Ｑ、、Ｑ２の直列回路が接続されている。ス
イッチング素子Ｑ、、Ｑ２は例えばダイオードを逆並列
接続されたトランジスタにて構成される。各スイッチン
グ素子Ｑ、、Ｑ２は駆動回路Ａ、Ｂの出力Ｖ、、Ｖ、、
によりそれぞれオンオフ駆動される。一方のスイッチン
グ素子Ｑ２の両端には、チョークＬ０を介して、負荷ｌ
とコンデンサＣ８どの並列回路が接続されている。負荷
ｌとしては、例えば放電灯が用いられる。

スイッチング素子Ｑ、の両端に接続された抵抗Ｒ８，コ
ンデンサＣ１の直列回路は上側回路の電源回路であり、
直流電源Ｅの両端に接続された抵抗Ｒ２コンデンサＣ２
の直列回路は下側回路の電源回路である。コンデンサＣ
２にて給電される発振回路Ｏ８Ｃは、２つの発振出力ｖ
Ａ、ｖＢを出力している８発振出力ＶＢは駆動回路Ｂに
入力され、発振出力ｖＡはレベルシフト回路Ｃを介して
、駆動回路Ａに入力される。レベルシフト回２８Ｃは、
トランジスタＴｒｌ〜Ｔｒ４及び抵抗Ｒ６、Ｒ＋　ｏよ
りなリ、トランス等の絶縁素子を用いないで信号伝達を
行っている。トランジスタＴｒ、には発振回路Ｏ８Ｃの
発振出力■＾が抵抗Ｒ８゜を介して供給されている。ト
ランジスタＴｒ、、Ｔｒ２はカレントミラー回路を構成
しており、トランジスタＴｒ＋に流れる電流と同じ電流
がトランジスタＴｒ２にも流れる。

トランジスタＴｒｚに流れる電流は、トランジスタＴｒ
、、Ｔｒ、よりなるカレントミラー回路に供給されてお
り、トランジスタＴｒ３に流れる電流と同じ電流がトラ
ンジスタＴｒ４にも流れる。トランジスタＴｒ４は抵抗
Ｒ６を直列に接続されて、抵抗Ｒ１２を介してコンデン
サＣＩの両端に接続されている。

抵抗Ｒ６に生じる電圧ＶＲは、駆動回路Ａにおけるトラ
ンジスタＴ　ｒ　５　、　Ｔ　ｒ　ｉのベースに印加さ
れている。トランジスタＴ　ｒ　２．　Ｔ　ｒ　ｓ　、
　Ｔ　ｒ　７のエミッタは、抵抗Ｒ１２を介してコンデ
ンサＣＩの負極端に接続され、コレクタは抵抗Ｒ，，Ｒ
，，Ｒ５を介してコンデンサＣ，の正極端に接続されて
いる。トランジスタＴｒ５のコレクタはトランジスタＴ
ｒｇのベースに、トランジスタＴｒｓのコレクタはトラ
ンジスタＴｒ７のベースに、トランジスタＴｒｙのコレ
クタはトランジスタＴｒａのベースにそれぞれ接続され
ている。トランジスタＴｒ＠のコレクタはコンデンサＣ
１の正極端に接続され、トランジスタＴｒｓのエミッタ
はコンデンサＣＩの負極端に接続されている。トランジ
スタＴｒ、のエミッタはトランジスタＴｒｓのコレクタ
に共通接続されて、その接続点からスイッチング素子Ｑ
、に駆動信号を供給している。

一方、発振回路Ｏ８Ｃの発振出力ＶＢは、抵抗Ｒ１を介
して駆動回路ＢにおけるトランジスタＴｒ１２Ｔｒ１．
のベースに印加されている。トランジスタＴ　ｒ　！　
２　、　Ｔ　ｒ　１３＋　Ｔ　ｒ　ｌ　４のエミッタは
、コンデンサＣ２の負極端に接続され、コレクタは抵抗
Ｒ３゜Ｒ，、Ｒ，を介してコンデンサＣ２の正極端に接
続されている。トランジスタＴ「１２のコレクタはトラ
ンジスタＴｒ、、のベースに、トランジスタＴ　ｒ　１
　、のコレクタはトランジスタＴ　ｒ　１．のベースに
、トランジスタＴｒ、のコレクタはトランジスタＴｒ、
。のベースにそれぞれ接続されている。トランジスタＴ
　ｒ　１．のコレクタはコンデンサＣ２の正極端に接続
され、トラン・ジスタＴ　ｒ　１　、のエミッタはコン
デンサＣ２の負極端に接続されている。トランジスタＴ
ｒ、。のエミッタはトランジスタＴｒ１．のコレクタに
共通接続されて、その接続点からスイッチング素子Ｑ２
に駆動信号を供給している。

本実施例は、駆動回路Ａにおいて、スイッチング素子Ｑ
１へ直接オンオフ電流を供給するトランジスタＴｒｙ、
Ｔｒｓと、その前段部のトランジスタＴｒｓ〜Ｔｒ、及
び抵抗Ｒ１〜Ｒ６よりなる回路の電源のマイナスライン
の間に抵抗Ｒ＋２を挿入したものである。また、駆動回
路Ａの電源となるコンデンサＣＩの両端に前記抵抗Ｒ１
２を介してコンデンサＣ３を並列接続したものである。

まず、抵抗Ｒ１２の挿入による効果を説明する。

第１０図は本発明に対する比較例として、コンデンサＣ
１を省略し、抵抗Ｒ１２のみを挿入した回路例であり、
第１１図はその要部回路図、第１２図はその動作波形図
である。

時刻上〇で発振出力ｖＡが“Ｈｉｇｈ”レベルになると
、第４図の回路と同様にスイッチング素子Ｑ、がオンす
る。このとき、電圧信号ＶＲは“Ｈｉｇｈ”レベルであ
り、トランジスタＴ　ｒ　ｓ　、　Ｔ　ｒ　ｓはオンし
、トランジスタＴｒ、はオフしている。抵抗Ｒ１２に生
じる電圧■、２は、この動作電流により上昇する。

時刻ｔ、で発振出力ＶＡが“Ｌｏｗ”レベルになると、
スイッチング素子Ｑ１はオフする。チョークＬ０に流れ
ていた電流は流れ続けようとし、スイッチング素子Ｑ２
を負方向に流れ、電圧Ｖ２が基準電位Ｖ。

に対して負の電圧となり、基準電位■。の方が電圧■２
よりも高くなる。このとき、駆動回路Ａでは電圧■Ｒが
“Ｌｏｗ″レベルとなるため、トランジスタＴｒ５．Ｔ
ｒ＠がオフし、トランジスタＴ　ｒ　７１７　ｒ　ｓが
オンして、トランジスタＴｒ、がオフしている。

そして、基準電位■。の方が電圧■２よりも高くなるこ
とにより、トランジスタＴｒ７につながる寄生ダイオー
ドＤ２を介して電流がバイパスしやすくなる。

しかしながら、本発明によれば寄生ダイオードＤ２を介
して流れる電流が抵抗ＲＩ２により抑制されることにな
る、さらに、第８図に示すように、半導体集積回路の内
部配線により、容量成分Ｃｘが大きくなり、例えば、電
圧ＶＲと電圧■７の配線が近くなっても、従来のような
誤動作は発生しないようになる。これは、負荷回路Ｚの
両端からダイオードＤ２を介して流入する経路上で、ト
ランジスタＴｒ６のエミッタ側に抵抗Ｒ，□が接続され
たことになるため、電圧■、が上昇するときに、容量成
分Ｃｘにより電圧ＶＲにもその影響が現れたとしても、
抵抗Ｒ，□がエミッタ抵抗として作用することにより、
トランジスタＴｒ、が完全に活性化されることを防げる
ものである。

つまり、時刻ｔ１２において、トランジスタＴｒ５、Ｔ
ｒｓはオフし、トランジスタＴｒ７はオンしているため
、抵抗Ｒ，□には電圧Ｖ　、　２が加わることになり、
したがって、電圧ＶＲの上昇でトランジスタＴｒ６がオ
ンしようとしても、抵抗Ｒ１２が存在することにより完
全にオンすることはなく、電圧■６はほとんど低下しな
い、故に、トランジスタＴｒｙはオフせず、電圧Ｖ、は
大きく上昇しない、このため、トランジスタＴｒｓがオ
ンすることはなく、電圧■。

はスイッチング素子Ｑ、をオンさせるには至らない。

このように、抵抗Ｒ１２を挿入することにより、スイッ
チング素子Ｑ１がオフして、電圧■２よりも基準電位■
。が高電位となっても、寄生ダイオードＤ２から分流し
ようとする負荷電流による誤動作が無くなるので、イン
バータ装置の発振動作が安定するものである。

次に、コンデンサＣ１の付加による効果について説明す
る。第１図の回路では、駆動回路Ａの前段部にコンデン
サＣ１を追加しており、駆動回路Ａの前段部への電流は
、コンデンサＣ１のみならず、コンデンサＣ２からも供
給される。これによって、駆動回路Ａにおけるトランジ
スタのスイッチングが良好に行えるようになり、貫通電
流Ｉｓのほとんどない、消費電流の少ない回路が得られ
ることになる。一方、第１０図に示す比較例の回路にお
いては、コンデンサＣ５を省略しているので、駆動回路
Ａの各素子の動作が完全なスイッチングとならない、第
１３図は第１０図に示す回路における各素子の動作波形
を抵抗Ｒ１２が有る場合と無い場合とについて示す図で
ある０図中、抵抗Ｒ１２が有る場合の動作波形を実線で
示し、抵抗Ｒ＋２の無い場合の動作波形を点線で示す、
また、電圧ＶＲ１Ｖ　ｓ　、　Ｖ　７．　Ｖ　ｓは電圧
Ｖ１２を基準とした波形であり、電圧■１□、■、は電
圧■２を基準とした波形、ＩｓはトランジスタＴ　ｒ　
＠　、　Ｔ　ｒ　＠を貫通して流れる電流である。

時刻ｔ０において、発振出力ｖＡが“Ｈｉｇｈ”レベル
になると、電圧ＶＲが“Ｈｉｇｈ”レベルとなるが、ト
ランジスタＴｒ４から抵抗Ｒ６に供給される電流は、第
１０図に示す回路では、コンデンサＣＩより供給される
ため、電圧■６と電圧■５の印加されるトランジスタＴ
ｒ、、Ｔｒ５へ電圧■３から流れるベース電流も抵抗Ｒ
＋２を通ることになる。抵抗Ｒ８２が存在することによ
り抵抗Ｒ６の電圧ＶＲは、抵抗Ｒ１□が無い場合に比べ
て低くなり、トランジスタＴ　ｒ　６が完全なオン状態
にスイッチングされず、電圧■。

は抵抗Ｒ１□が無い場合に比べて高くなる。このため、
トランジスタＴｒ７が完全にオフせず、電圧Ｖ。

は抵抗Ｒ１□が無い場合に比べて低くなり、トランジス
タＴｒｓへのバイアス電圧が低くなって、トランジスタ
Ｔｒｇは不完全なオン状態となる。一方、電圧■Ｒが低
くなることによりトランジスタＴｒ５は完全なオン状態
にスイッチングされず、電圧Ｖ５は高くなるので、トラ
ンジスタＴｒ、が少しバイアスされ、トランジスタＴ　
ｒ　、　、　Ｔ　ｒ、を介して貫通電流Ｉｓが流れるこ
とになる。

次に、時刻ｔ、で電圧■８がＬｏｗ”レベルとなり、ト
ランジスタＴ　ｒｓ　、　Ｔ　ｒｓがオフとなるが、電
圧Ｖ６が抵抗ＲＩ２の無い場合に比ベーで低くなるので
、トランジスタＴｒ、が完全なオン状態にスイッチング
されず、電圧■７が高くなる。一方、トランジスタＴｒ
ｇは抵抗Ｒ１２に関係なくバイアスされるため、トラン
ジスタＴｒｇは完全にオンし、電圧Ｖ、はほぼゼロとな
るが、電圧Ｖ７が少し高くなっているため、トランジス
タＴｒｙが少しバイアスされ、トランジスタＴｒｓ、Ｔ
ｒｓを介して少しの貫通電流Ｉｓが流れる。

時刻ｔ２で再び発振出力ｖＡが“Ｈｉ８ｈ”レベルとな
り、以下、この繰り返しでトランジスタＴｒ、、Ｔｒ。

を介して貫通電流Ｉｓが流れることになる。

このように、第１０図に示した比較例の回路では、誤動
作防止用の抵抗Ｒ１２によって、駆動回路Ａ内のトラン
ジスタＴ　ｒ　５．　Ｔ　ｒ、が駆動信号に対しても活
性化されにくくなるため、本来は流れないはずの貫通電
流成分ＩｓがトランジスタＴ　ｒ　＠　、　Ｔ　ｒ　ｓ
を介して流れ、回路の消費電流が増大し、電源回路の大
型化を招くと共に、トランジスタＴｒｙ、Ｔｒｇの損失
が大きくなり、発熱が大きくなるという不都合があった
０本発明はこのような回路の誤動作を無くし、且つ回路
の消費電流も低減させるべく、駆動回路Ａの前段部にコ
ンデンサＣ５を追加しており、駆動回路Ａの前段部への
電流は、コンデンサＣＩのみならず、コンデンサＣ２か
らも供給される。

以下、本実施例の動作を第２図を用いて説明する。図中
、Ｖ　Ｒ、Ｖ　ｓ　、　Ｖ　ｔ　、　Ｖ　、ハ、を圧Ｖ
１２を基準としている０点線はコンデンサＣ３が無い場
合の動作波形であり、実線はコンデンサＣ１が有る場合
の動作波形である。

まず、時刻り。では発振出力ｖＡが“Ｈｉｇｈ”レベル
となり、電圧■Ｒが“Ｈｉｇｈ”レベルとなる。このた
め、トランジスタＴｒ５．Ｔｒ＠がオンするが、このベ
ース電流及びコレクタ電流は、コンデンサＣ１より供給
されるため、トランジスタＴｒｇ、Ｔｒ６は完全にオン
する。したがって、電圧■６は低くなり、トランジスタ
Ｔ　ｒ　ｙは完全にオフし、電圧■７は高くなる。一方
、トランジスタＴｒｓが完全にオンしているため、電圧
Ｖ≦は充分に低くなり、また、トランジスタＴｒ１．Ｔ
ｒ、のコレクタ電流は抵抗Ｒ１２には実質的に流れない
ために、電圧■１２は実質的にゼロとなり、トランジス
タＴｒｙは完全にオフする。故に、トランジスタＴ　ｒ
　、　、　Ｔ　ｒ、を介する貫通電流Ｉｓは流れない。

また、時刻１＋では発振出力ｖＡは“Ｌ　ｏｗ”レベル
となり、電圧■Ｒも“Ｌｏｗ“レベルとなり、トランジ
スタＴｒ５．Ｔｒ＠はオフ、トランジスタＴｒ７はオン
となり、トランジスタＴｒ、はオフする。また、トラン
ジスタＴｒ、はオンする。このとき、スイッチング素子
Ｑ２がオンしているため、抵抗Ｒ３を通して、コンデン
サＣ１に一時充電電流が流れて、電圧Ｖ　１２が少し上
昇する。電圧Ｖ６は電圧Ｖ　１２が上昇するために少し
低くなり、電圧■、は少し高くなる。このため、少しの
貫通電流Ｉｓが流れる。

コンデンサＣ１がほとんど充電された時刻ｔ１３では、
コンデンサＣ１からトランジスタＴｒｖへ電流が供給さ
れるようになり、電圧Ｖ　ｌ　２がゼロへ近付いて行く
、故に、電圧■６は高くなり、電圧■７は低くなる。こ
のため、トランジスタＴｒｓはオフして電圧■、はゼロ
のままで、貫通電流Ｉｓも流れなくなるものである。

このように、駆動回路Ａの前段部における電源両端にコ
ンデンサＣ１よりなる容量成分を接続することにより、
駆動回路Ａにおけるトランジスタのスイッチングが良好
に行えるようになり、貫通電流Ｉｓのほとんどない、消
費電流の少ない回路が得られることになる。

なお、抵抗Ｒ１２は駆動回路Ａにおける出力用のトラン
ジスタＴｒ、、Ｔｒ、に制御信号を与える前段部の回路
構成が第１図に示す回路構成とは異なる場合にも、誤動
作を起こしやすいトランジスタのエミッタ回路に挿入さ
れる構成であれば、同様の効果が得られるものである。

また、負荷回路ＺはチョークＬ０を含むのみで、コンデ
ンサＣ０を含まない場合においても、電圧■２よりも基
準電位Ｖ０の方が高い状態が発生し得る負荷回路であれ
ば、同様の効果が得られるものである。

［実施例２］ 第３図は本発明の第２実施例の要部回路図である。ＮＰ
Ｎ形のトランジスタＴｒ、とＰＮＰ形のトランジスタＴ
ｒ、は相補動作型のエミッタフォロアを構成するように
接続されており、そのベース同士は共通接続されて、ト
ランジスタＴｒ７のコレクタに接続されており、エミッ
タ同士は共通接続されて、スイッチング素子Ｑ、へ駆動
信号を供給している。また、トランジスタＴｒｓのコレ
クタはコンデンサＣ３の正極端へ、トランジスタＴｒ、
のコレクタはコンデンサＣ１の負極端へ、それぞれ接続
されている。トランジスタＴ　ｒ　ｓ　＋　Ｔ　ｒ　ｔ
のエミッタは、抵抗Ｒ３２を介してコンデンサＣ１の負
極端に接続され、コレクタは抵抗Ｒ４、Ｒｓを介してコ
ンデンサＣ１の正極端に接続されている。トランジスタ
ＴｒａのコレクタはトランジスタＴｒｙのベースに、ト
ランジスタＴｒ７のコレクタはトランジスタＴ　ｒ　＊
　、　Ｔ　ｒ　ｓのベースに接続されている。トランジ
スタＴｒ、、Ｔｒ、及び抵抗Ｒ６を含む信号伝達回路の
構成は、第１図の回路と同様であり、抵抗Ｒ６に生じる
電圧■Ｒは、駆動回路ＡにおけるトランジスタＴｒｓの
ベースに印加されている。このような構成であっても、
抵抗Ｒ３２の挿入によってトランジスタＴ　ｒ　６　、
　Ｔ　ｒ　ｙのスイッチング動作が完全に行われない場
合があるので、コンデンサＣ３を付加することによって
同様の効果が得られるものである。

［発明の効果］ 本発明は上述のように、直列に接続された２つの主スイ
ッチング素子が交互にオンオフ動作することによってイ
ンダクタンス成分を含む負荷回路へ高周波電力を供給す
るインバータ装置において、それぞれ主スイッチング素
子の駆動回路をＰＮ接合で耐電圧を持たせる接合分離型
の半導体集積回路上に構成した場合に、ＰＮ接合におけ
るＰ壁領域から見て高電位側の駆動回路における出力用
スイッチング素子と負荷回路との接続点と、前記高電位
側の駆動回路における前段部との間に抵抗を挿入したの
で、インダクタンス成分に起因する負荷電流の一部がＰ
Ｎ接合を介して流れることを抑制することができ、これ
によって、回路の誤動作を防止することができ、信頼性
の高いインバータ装置を提供できるという効果がある。

また、本発明にあっては、前記抵抗を介して第２の直流
電源に並列接続される容量成分を設けたから、この容量
成分が前記抵抗を介して第２の直流電源と同一極性に充
電され、高電位側の駆動回路における前段部の電源とな
り、したがって、誤動作の原因となる電流を前記抵抗に
よって制限することにより正常な動作のための電流まで
もが制限されるという不都合を解消することができ、駆
動回路の前段部におけるスイッチングが良好に行われる
ために、駆動回路の消費電流を大幅に低減できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は同上の
動作波形図、第３図は本発明の第２実施例の要部回路図
、第４図は従来例の回路図、第５図は同上の動作波形図
、第６図は接合分離型の半導体集積回路の断面図、第７
図は寄生ダイオードを含む従来例の等価回路図、第８図
は半導体集積回路上の配線の様子を示す断面図、第９図
は従来例の誤動作時の動作波形図、第１０図は本発明に
対する比較例の回路図、第１１図は同上の要部回路図、
第１２図及び第１３図は同上の動作波形図である。 Ａ、Ｂは駆動回路、Ｃはレベルシフト回路、Ｄ１〜Ｄ６
は寄生ダイオード、Ｅは直流電源、Ｌｏはチョーク、！
は負荷、Ｑ、、Ｑ、はスイッチング素子、Ｒ〜Ｒ，２は
抵抗、Ｔ　ｒ　１〜Ｔ　ｒ　、　、はトランジスタ、２
は負ｆｒ回路、Ｃ３〜Ｃ３はコンデンサである。

Claims (1)

【特許請求の範囲】
1. （１）第１の直流電源と並列に２つの主スイッチング素
   子の直列回路を接続し、一方の主スイッチング素子と並
   列に、少なくともインダクタンス成分を含む負荷回路を
   接続し、それぞれの主スイッチング素子の駆動回路をＰ
   Ｎ接合で耐電圧を持たせる接合分離型の半導体集積回路
   上に構成し、各駆動回路は主スイッチング素子へ直接駆
   動電流を供給する出力用スイッチング素子と、その出力
   用スイッチング素子へ制御信号を供給する前段部とから
   なり、前記ＰＮ接合におけるＰ型領域から見て高電位側
   の駆動回路は、負荷回路に一端を接続された第２の直流
   電源から給電され、前記高電位側の駆動回路における出
   力用スイッチング素子と第２の直流電源との接続点と前
   記高電位側の駆動回路における前段部との間に抵抗を挿
   入し、前記抵抗を介して第２の直流電源に並列接続され
   る容量成分を設けて成ることを特徴とするインバータ装
   置。