JPH0267836A - ディジタル信号の伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多相ＰＳＫディジタル多重通信信号の伝送に利
用する。本発明は伝送路に沿って複数の中継装置が縦続
的に配置されたディジタル無線通信方式に利用する。

本発明は、連続するタイムスロット間の差にディジタル
情報を対応させるために送信ディジタル信号に差動論理
変換を施すとともに、伝送路の監視および制御用のディ
ジタル監視制御信号を主信号に多重して伝送する多相Ｐ
ＳＫディジタル多重通信信号の伝送方式に関する。

〔従来の技術〕

第５図は無線中継伝送路のブロック構成図であり、送信
装置１でディジタル多重信号である主信号に監視制御信
号が多重されて送信され、複数の中継装置２で再生中継
され、受信装置３に到達して主信号から監視制御信号が
分離される。この第５図は一方向のみの中継伝送路を示
すが、一般にはこの構成と同様の中継伝送路が反対方向
に、部装置を共用して並行して設けられ一つの伝送リン
クを形成する。

第５図に示す中継伝送路に、多相ＰＳＫディジタル多重
信号を伝送するために、送信装置１では基準搬送波を抑
圧して送信し、中継装置２および受信装置３では受信信
号から基準搬送波を再生する方式が知られている。この
方式では多相ＰＳＫの相数をｎとすると再生された基準
搬送波はｎ通りの異なる位相をとり得ることになり再生
基準搬送波の位相が確定しない。このため各タイムスロ
ット毎の位相変化に情報を持たせて送信ディジタル信号
に差動論理変換を施す技術が用いられている。

すなわち第６図に示すように、送信装置１ではディジタ
ル多重信号である主信号を速度変換回路１１に通して空
きのタイムスロットを作り、この空きのタイムスロット
に多重化回路１２で監視制御信号を多重し、その多重化
回路１２の出力信号を和分演算回路１３に通す。監視制
御信号はこの伝送路上の中継装置および受信装置に宛て
て送信され、この中継伝送路の保守監視用および切換そ
の他各種の制御用の信号であり、主信号に対してきわめ
て低速度のディジタル信号である。

中継装置２ではこの監視制御信号を取り出すことが必要
である。このため第７図に示すように、中継装置２では
受信再生された受信信号を差分演算回路２１に通して前
記差動論理変換の逆論理の変換を施す。その出力信号に
ついて分離多重回路２２で監視制御信号の分離、および
多重を行う。さらにその出力を和分演算回路２３に通し
て再び差動論理変換を施し次の中継区間に伝送する。必
要な同期信号は差分演算回路２１の出力から同期再生回
路２４で再生される。分離多重回路２２では前の中継区
間からの監視制御信号を分離し、また次の中継区間への
監視制御信号を挿入する。

第８図に示すように受信装置３では、受信再生された受
信信号を差分演算回路３１に通して前記逆論理の変換を
施し、分離回路３２で監視制御信号を分離してから、速
度変換回路３３で速度を送信装置１０人力信号の速度に
戻す。必要な同期信号は差分演算回路３１の出力から同
期再生回路３４で再生される。

差動論理変換、和分演算回路、差分演算回路などについ
ては、例えば〔桑原守二著「ディジタルマイクロ波通信
」企画センター発行、１０６頁、差動変換の項〕に詳し
い記述があるのでここでは論理式および回路の詳しい記
述を省略する。

〔発明が解決しようとする問題点〕

差動論理変換の施された信号は、それを逆論理変換する
際に隣のビットとの演算を行うから、伝送路で一つのビ
ットで誤りを起こすとそのビット誤りは、隣のビットに
も影響を与えて二つまたは三つのビット誤りに拡大され
る。中継装置でこの信号が再び差動論理変換されるとこ
のビット誤りはさらに隣のビットに波及する。したがっ
て上述の従来例装置では、中ｍ装置２の受信信号は差分
演算回路２１を通過し、さらにこの信号は再生中継され
てから和分演算回路２３を通過する。これが複数の中継
装置２で中継される度に繰り返されるから、伝送路の始
端近傍で発生した小さいビット誤りは、中継装置２の差
分演算回路２１および和分演算回路２３を通過する度に
隣のビット拡大されて、伝送路の終端では多数のビット
誤りに拡大されてしまう欠点がある。

本発明はこれを解決するもので、再生中継を繰り返し行
っても、また中継装置で監視制御信号の分岐または挿入
を繰り返し行っても、ビット誤りが隣のビットに拡大さ
れない方式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、中継装置では、主信号の通路から分離された
信号について前記逆論理の変換を施し監視制御信号を再
生する差分演算回路と、挿入する監視制御信号について
主信号に多重する前に前記差動論理変換を施す和分演算
回路とを備え、主信号は中継装置で差分演算回路をも、
和分演算回路をも通過しない構成とすることを特徴とす
る。

分離多重手段で利用する同期信号は受信信号から再生さ
れた同期信号であるときには、この同期信号を再生する
手段は、主信号通路から分岐された信号について、前記
逆論理の変換を施す差分演算回路と、その差分演算回路
の出力に接続された同期回路とを含む構成とすることが
できる。

さらに、送信装置では、挿入する監視制御信号について
主信号に多重する前に差動論理変換を施す和分演算回路
を備える構成とすることができる。

〔作用〕

中継装置では°、受信再生された受信信号から分岐した
後の信号について差分演算回路を通過させ、送信信号に
挿入する信号については挿入前の信号が和分演算回路を
通過する。つまり、中継装置を通過する信号については
、差分演算回路も和分演算回路も通過しない。したがっ
て中継装置を信号が通過することにより、ビット誤りが
拡大することはなくなる。

受信信号から同期信号を再生する場合にも、分岐した後
に差分演算回路を通過させて、主信号が差分演算回路を
通過することがないように配慮する。

送信装置について主信号およびこれに挿入する監視制御
信号についてそれぞれ別個の和分演算回路を通過させる
場合には、送信信号について多重後に一括して和分演算
回路を通過させる場合に比べると、多重回路で発生する
ビット誤りが他のビットに拡大しない利点がある。

〔実施例〕

第１図は本発明実施例中継装置の要部ブロック構成図、
第２図同送信装置の要部ブロック構成図である。第５図
には中継伝送路の全体構成を示す。

第５図において、この実施例方式は、送信装置１と、こ
の送信装置１を起点とする伝送路上に縦続配置されそれ
ぞれ再生中継手段を含む多数の中継装置２と、この伝送
路の終点に配置された受信装置３とを備える。送信装置
１は、送信信号に差動論理変換を施す和分演算回路を備
え、受信装置３には、受信信号に前記変換の逆論理の変
換を施す差分演算回路を備え、さらに、送信装置１は監
視制御信号を送信信号に多重する手段を備え、中継装置
２は前の中継区間から到来するこの監視制御信号を分離
し、かつ次の中継区間の監視制御信号を多重する分離多
重回路を備え、受信装置３は監視制御信号を分離する手
段を備える。

第１図を参照して、ここで本発明の特徴とするところは
、中継装置２に、フレーム同期信号にしたがって主信号
の通路から分離された信号について前記逆論理の変換を
施し監視制御信号を再生する差分演算回路２５と、挿入
する監視制御信号について主信号に多重する前に前記差
動論理変換を施す和分演算回路２６とを備えたことにあ
る。

符号２９は分離多重回路でありこの出力信号は図外の送
信回路に供給される。

前記フレーム同期信号は受信信号から再生された信号で
あり、このフレーム同期信号を再生する手段は、主信号
通路から分岐された後の信号について、前記逆論理の変
換を施す差分演算回路２７と、その差分演算回路２７の
出力に接続されたフレーム同期回路２８とを含む構成で
あり、主信号の通路には差分演算回路も和分演算回路も
含まれない。

さらに第２図を参照して、送信装置１には挿入する監視
制御信号について主信号に多重する前に前記差動論理変
換を施す和分演算回路１４を備える。

第３図はこの伝送路に伝送される信号のタイムチャート
であり、主信号、フレーム同期信号Ｆおよび監視制御信
号Ｓの関係を示す。

第４図は送信信号のタイムチャートであり、第４図ａ　
−ｅは第２図にＸ印を付して示す対応する符号の点の信
号をそれぞれ示す。すなわち、送信装置に人力する主信
号ａは速度変換回路１１により信号すのようにｎビット
毎に空きビットを形成する。この空きビットにフレーム
同期パルスＦおよび監視制御信号Ｓが交互に挿入される
。和分演算回路１３による演算はこの監視制御信号Ｓを
避けて実行され、和分演算回路１４による演算は監視制
御信号Ｓ毎に実行される。

受信装置３の構成は第８図で説明した従来例装置と同様
である。

このような構成では、伝送路上を伝送される信号が中継
装置２を経由する毎に監視制御信号Ｓは分岐あるいは挿
入されるが、これに伴い主信号が和分演算回路あるいは
差分演算回路を通過することかない。したがって、伝送
路上でビット誤りが発生してもこれは和分演算回路また
は差分演算回路によりつぎつぎに隣の誤りに拡大される
ことはない。

第９図ないし第１１図は本発明第二実施例方式を説明す
る図である。第９図は送信装置、第１０図は中継装置、
第１１図はその信号タイムチャートをそれぞれ示す。こ
の第二実施例は各中継毎に誤り訂正（ＦＥＣ）を行う方
式であり、送信装置１には誤り訂正エンコーダ１７を設
は送信信号がこれを通過する。中継装置２には受信信号
を誤り訂正デコーダ４１を通過し、再生中継回路に供給
される。第１１図に示すようにその信号には誤り訂正の
ための冗長ビットを持ち、ＦＥＣデコーダにより同期を
とることができる。

この第二実施例方式においても、中継装置２で主信号が
和分演算回路または差分演算回路を逐一通過することは
なく、発生した誤りが隣のビットに順次拡大することが
防止される。

〔発明の効果〕

以上説明したように、本発明によれば、再生中継を繰り
返し行っても、また中継装置で監視制御信号の分岐また
は挿入を繰り返し行っても、ビット誤りが隣のビットに
拡大されない方式が得られる。本発明を実施した伝送路
では、本発明を実施しない伝送路に比べるとその誤り率
は著しく小さくなり、中継回数が大きいものほどその効
果は顕著である。また従来から行われている中継装置毎
の誤り訂正は本発明を実施することにより、簡単化また
は無用化することができる。

【図面の簡単な説明】

第１図は本発明実施例中継装置のブロック構成図。 第２図は本発明実施例送信装置のブロック構成図。 第３図は伝送路に伝送される信号フレーム構成図。 第４図は送信信号を説明するタイムチャート。 第５図は中継伝送路の全体構へ図。 第６図は従来例送信装置のブロック構成図。 第７図は従来例中継装置のブロック構成図。 第８図は受信装置のブロック構成図。 第９図は本発明第二実施例送信装置のブロック構成図（
誤り訂正を含む例）。 第１０図は本発明第二実施例中継装置のブロック構成図
。 第１１図は本発明第二実施例の信号フレーム構成図。 １・・・送信装置、２・・・中継装置、３・・・受信装
置、１１・・・速度変換回路、１２・・・多重化回路、
１３・・・和分演算回路、１４・・・和分演算回路（監
視制御信号用）、１５・・・多重化回路、１７・・・誤
り訂正エンコーダ、２１・・・差分演算回路、２２・・
・分離多重回路、２３・・・和分演算回路、２４・・・
同期再生回路、２５・・・差分演算回路（監視制御信号
用）、２６・・・和分演算回路（監視制御信号用）、２
７・・・差分演算回路（同期信号抽出用）、２８・・・
フレーム同期回路、２９・・・分離多重回路、３１・・
・差分演算回路、３２・・・分離回路、３３・・・速度
変換回路、３４・・・同期再生回路、４１・・・誤り訂
正デコーダ、４２・・・誤り訂正エンコーダ。

Claims (1)

1. 【特許請求の範囲】 １、送信装置と、この送信装置を起点とする伝送路上に
   縦続配置された中継装置と、前記伝送路の終点に配置さ
   れた受信装置とを備え、 前記送信装置は、送信信号に差動論理変換を施す和分演
   算回路を備え、前記受信装置は、受信信号に前記変換の
   逆論理の変換を施す差分演算回路を備え、 さらに、前記送信装置は監視制御信号を送信信号に多重
   する手段を備え、前記中継装置は前記監視制御信号を分
   離しかつ多重する分離多重回路を備えた ディジタル信号の伝送方式において、 前記中継装置は、同期信号にしたがって主信号の通路か
   ら分離された信号について前記逆論理の変換を施し監視
   制御信号を再生する差分演算回路と、挿入する監視制御
   信号について主信号に多重する前に前記差動論理変換を
   施す和分演算回路とを備えた ことを特徴とするディジタル信号の伝送方式。 ２、前記同期信号は受信信号から再生された信号であり
   、 この同期信号を再生する手段は、主信号通路から分岐さ
   れた信号について、前記逆論理の変換を施す差分演算回
   路と、その差分演算回路の出力に接続された同期回路と
   を含む請求項１記載のディジタル信号の伝送方式。 ３、請求項１または２記載のディジタル信号の伝送方式
   において、 前記送信装置に、挿入する監視制御信号について主信号
   に多重する前に前記差動論理変換を施す和分演算回路を
   備えた ことを特徴とするディジタル信号の伝送方式。