JPS6055749A

JPS6055749A - 回線監視方式

Info

Publication number: JPS6055749A
Application number: JP16438583A
Authority: JP
Inventors: Kiyoaki Hodohara; 程原　清明
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1983-09-07
Filing date: 1983-09-07
Publication date: 1985-04-01
Also published as: JPS643103B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は、現用、予備回線の無瞬断切替を行うディジク
ル無線回線においてパリティチェックを行うための、回
線監視方式に関するものである。

従来技術と問題点ディジタル時分割多重無線回線においては、現用回線の
保守点検時等において予備口−への切替を行い、現用回
線の復旧時再び予備回線から現用回線への切替を行って
回線を維持するが、このような切替に際して伝送される
データに中断を生じないようにするために、無瞬断切替
を行う必要がちシ、このため無瞬断回線切替方式が用い
られている。

第１図はディジタル時分割多重無線回線における無瞬断
切替方式を説明したものである。同図において１０１〜
１０５はそれぞれシステム１〜ｎの現用回線を示し、１
００は予備回線である。現用回線１０１において、図示
されない多重化装置からの入力信号はハイブリット１で
２分され、１方の信号は現用回線のバイポーラユニポー
ラ変換回路５に加えられ、他方の信号は切替スイッチ２
を経て常時は負荷Ｒで消費されるが、予備回線への切替
が行われたときは予備回線のバイポーラユニポーラ変換
回路６に加えられる。両回線のバイポーラユニポーラ変
換回路６は入力バイポーラ信号をユニポーラ信号に変換
し、さらにスタフ回路４はこれを速度変換したのち、フ
レーム同期パルス等の制御用ビットすなわちスタフパル
スを挿入する。ＰＣＭ送信機５はこれをｍ　＠　ＰＣＭ
変調信号に変換して送出する。ＰＣＭ受（ｉ機６は伝送
路を経てこれを受信復調する。フレーム同期回路１１は
復調信号に対しフレーム同期をとって挿入されているス
タフパルスを抜きとる。同期切替および速度変換回路１
２は２ｍ相のＰＣＭ信号に対応して入力信号を沸分周し
てそれぞれバッファメモリに書込むように同期切替を行
い、さらに各バッファメモリ出力を順次読出すことによ
って速度変換を行ってユニポーラ信号を再生する。ユニ
ポーラバイポーラ変換回路８はユニポーラ信号をバイポ
ーラ信号に変換する。

切替スイッチ９は現用、予備両ユニポーラバイポーラ変
換回路の出力を選択して図示されない多重分離装置へ入
力する。

第１図に示された無線回線において切替スイッチ２，９
には４１頼度の関係から機械的リレーが用いられるが、
動作速度が遅いためこれによって現用。

予備の切替を行うと瞬断を生じる。そこで第１図におい
てデータ切替回路１０を設けて各現用回線および予備回
線のスタフ回路出力を選択して予備回線のＰＣＭ送信機
５に接続するとともに、分配回路１５を設けて予備回線
のフレーム同期回路のデータ、クロックおよびフレーム
同期パルスを各現用回線および予備回線の同期切替およ
び速度変換回路に分配するように構成し、例えば現用回
線１０１から予備回線１００に切替える場合には、予め
切替スイッチ２，９を切替えてハイブリッド１から予備
回線を経てデータ切替回路１０に至る経路と、同期切替
および速度変換回路１２から出力に至る経路とを形成し
ておき、次にデータ切替回路１０および分配回路１６を
切替えて予備回線１００を動作状・態にすれば、データ
切替回路および分配回路は電子的回路で構成されていて
その動作速度が速いため切替に伴う瞬断を生じることが
なく、従って現用回線から予備回線への無瞬断切替を行
うことができる。このようなディジタル時分割多重無線
回線の無瞬断切替方式は、特願昭５４−５０９２７号（
特開昭５５−１４３８５０号公報参照）によって既に公
知である。

しかしながら第１図に示された無瞬断切替方式において
は、回線監視のためにパリティチェックを行うことにつ
いては全く考慮されていない。第２図は、ディジタル時
分割多重無線回線においてパリティチェックを行う場合
の、フレームフォーマットの一例を示したものである。

同図においては、送受端信号として４相ＰＳＥ信号を用
いる場合を示し、搬送端局装置からの２チヤンネルのチ
ーＩＩ　ＤＡＴＡｌ、ＤＡＴＡ２　（２ｎ＋１　）ビッ
トを１５７Ｌ’−Ａとし、これにフレーム同期ビットＦ
、パリティビットＰを付加して構成されている。パリテ
ィビットｐｉ。

Ｐ２．・・・は送端側において１ｓフレームごとに付加
［：　（２＆＋１　）■（２＆＋１）’）として作られ
、フレーム同期パルスＦと等しい周期を肩するＰタイミ
ングパルスの位置に挿入される。

また第６図は受信側に設けられるパリティチェック回路
の一例を示し、２チヤンネルのデータＤＡＴＡ１’、Ｄ
、イＴＡ２’をデータ積算回路２１において１Ｓフレー
ムごとに積算して出力Ｐ′を得、Ｐビット抽出回路２２
においてテークＤＡ　ＴＡ　２’から抽出されたＰタイ
ミングパルスを用いて、出力Ｐ′と受４１伯号から抽出
されたパリティビットＰとを比較回路２５において比較
し、一致しなかったときデータＤＡＴＡＩ’　、　ＤＡ
　ＴＡ　２’にビットエラーがあったものとして、エラ
ーパルスを発生する。ここでダッシュを付したデータは
無線回線を経てエラーを含んでいるテークであることを
示している。なおデータ積算回路２における積算は、第
２図に示されたフレームフォーマットの場合、図示のよ
うに１タイムスロツトごとに行われる。これは送信側の
４相ＰＳＫ変調回路において差動論理を用いて変調を行
っているため、無線回線で１ビツトエラーを生じると次
のタイムスロットもエラーになるため、毎ビット積算を
行ったのでは、正しくパリティチェックを行うことがで
きないためである。このようにノ）リテイチェックはＰ
ビットを抽出して行う必要があるため、一般に速度変換
前に行われる。

第４図は第１図の無瞬断切替方式無線回線の受信側にお
いてパリティチェックを行う場合の一構成例を示してい
る。同図において、現用回線および予備回線のフレーム
同期回路１１１分配回路１５紘第１図に示されたものと
同じである。１４は同期切替回路、１５は速度変換回路
であって、これらは第１図における同期切替および速度
変換回路１２の機能を分割したものであって、同期切替
回路、１４は現用および予備回線の信号をそれぞれの位
相でバッファメモリに書込んで共通のクロックで読出す
同期切替を行い、速度変換回路１５はスタフパルスを除
去された各ノくラフアメモリの歯抜は出力を連続した出
力に変換する速度変換を行う。

１６はパリティチェック回路であって同期切替回路１４
の後段に設けられていて、同期切替回路１４の部分まで
のデータのパリティチェックを行うことができる。しか
しながらこの場合は、ノ（リテイチェツクにＰタイミン
グを必要とするため、）（１ノテイチ工ツク回路１６の
後段に速度変換回路１５を設ける必要がある。同期切替
回路１４における抗出しクロックの作成および速度変換
回路１５における速度変換用クロックの作成のためには
、それぞれ位相同期ループ（ＰＬＬ）回路を必要とする
ので、従って第４図の構成をとった場合、ＰＬＬ回路を
２組必要とすることになる。

第５図は第１図の無瞬断切替方式無線回線の受イｈ側に
おいてパリティチェックを行う場合の、１也の構成例を
示している。同図において、フレーム同期回路１１．同
期切替および速度変換回路１２２分配回路１６は第１図
に示されたものと同じである。

第５図において、現用回線および予備回線のフレーム同
期回路１１の後段にそれぞれツク１）ティチェック回路
１６Ａ、１６Ｂが設けられており、それぞれノくリテイ
チェツクを行ったのち、ノ（リテイチェック回路１６Ｂ
の出力信号を分配回路１６ニ加える。分配回路１６は、
予備回線のフレーム同期回路１１のチータフロックおよ
びフレーム同期パルスを、同期切替および速度変換回路
１２に供給し、同期切替および速度変換回路１２はこれ
によってパリティチェック回路１６Ｂの出力信号に対す
る同期切替を行うとをもに、速度変換を行ってユニボー
ライｉ号を再生する。この場合は同期切替回路と速度変
換回路とが同一回路にまとめられているので、クロック
発生のためのＰＬＬ回路が１個ですむ利点があるが、反
面パリティチェック回路１６Ａ、１６Ｂがフレーム同期
回路１１の直後に設けられておシ、従って同期切替およ
び速度変換回路１２と分配回路１５とにおけるエラー発
生の監視を行うことができず、従ってパリティチェック
による監視範囲が狭くなる。

発明の目的本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、無瞬断切替方式のディジ
タル時分割多重化無線回線の受端側において）くリテイ
チェツクを行う場合において、同期切替および速度変換
のためにクロック発生用ＰＬＬ回路を２組必要とするこ
となく、力１つ速度変換回路を含めて監視範囲とするこ
と≠；できる回線監視方式を提供することにある。

発明の実施例第６図は本発明の回線監視方式の一実施９１の構成を示
している。同図においては受４画ｉｌｌの狭部のみが示
されており、５１．５２はそれぞれ現用回線および予備
回線のフレーム同期回路、６６は１司期切替盤、５４は
分配盤である。また同期切替盤６６において、６５は同
期切替および速度変換回路、６６はデータ積算回路、６
７はＰビット抽出回路、６９はスイッチ（５Ｆ）、４０
は比較回路であり、分配盤３４において６８はＰビット
抽出回路である。

第６図においては、第２図以降について説明したのと同
様に４相ＰＳＫ方式の場合カー秒１１示されている。フ
レーム同期回路３１．３２はそれぞれ現用回線および予
備回線のデータＤＡＴＡ　ｉ　、　ＤＡＴＡ　２および
′ＡＩＪに作成されたクロックなＣＬＫ入力されて、フ
レーム同期パルスおよびＰタイミングパルスを抽出する
。予備回線のフレーム同期回路３２の出力各信号は分配
盤６４を介して各現用回線の同期切替盤に分配されてい
る。同期切替盤６３において、同期切替および速度変換
回路６５は切替命令によって現用回線または予備回線の
フレーム同期回路出力を選択し、第１図における同期切
替および速度変換回路１２と同様に同期切替と速度変換
を行って、ユニポーラ信号からなる２チヤンネルのデー
タＤＡＴＡＩＡ、ＤＡＴＡ２Ａおよびこれらの信号に対
応するクロックＣＬＫＡを出力する。これらの各信号は
図示されない切替スイッチを経て多重分離装置へ送られ
る。またデータ積算回路５６は、第５図に説明したのと
同様にＰタイミングパルスを用いて１タイムスロツトお
きにＩＳ７レームごとに積算して出力Ｐ′を得る。

、一方、Ｐビット抽出回路３７はフレーム同期回路６１
のデータＤ、４　ＴＡ　２　出力とＰタイミングパルス
とによって、現用回線のＰビットを抽出する。

同様にＰビット抽出回路６８はフレーム同期回路６２の
データＤＡＴＡ２出力とＰタイミングノくルスとによっ
て、予備回線のＰビットを抽出する。スイッチ６９は切
替命令に応じてＰビット抽出回路６７またはＰピット抽
出回路６８のＰビット出力を選択する。比較回路４０は
データ積算回路６６のＰ′出力とスイッチ６９のＰビッ
ト出力とを比較し、一致しないときエラーノくルスを発
生する。

このように本発明の方式では、現用回線と予力自回線の
データを切替えて同期切替および速度変換を行ったのち
にデータ）ｔｊｋ算を行い、同期切替および速度変換を
行う前に予め抽出したＰビットと比較してエラーパルス
を得るようにしているので、同期切替および速度変換回
路を含めてエラー監視を行うことができるだけでなく、
クロックｆ′ｔ＝成のためのＰＬＬ回路を同期切替用回
路と速度変換片４回路とに共通に使用することがで私従
ってＰＬＬ回路が１組で済む利点がおる。

発明の詳細な説明したように本発明の回線監視方式によれば、予備
回線と現用回線の信号からそれぞれノくリテイビットを
抽出して選択回路によっていずれか一方を選択し、現用
回線と予備回線の信号とを選択回路の切替に対応して同
期をとって切替えて速度変換した後の出力データをフレ
ームごとに積算して得られたデータと、選択されたパリ
ティビットとを比較して、不一致のときエラーパルスを
発生するようにしたので、現用回線と予備回路の切替を
行う構成の場合に、同期切替回路と速度変換回路とにそ
れぞれクロック発生用ＰＬＬ回路を設けることなくこれ
を１つにまとめることができ、経済的であるだけでなく
同期引込時間を短縮できるとともに速度変換回路を含め
て整理を行うので回線監視範囲を拡大することができる
。

【図面の簡単な説明】

第１図はディジタル時分割多重無線回線における無瞬断
切替方式を説明する図、第２図はディジタル時分割多重
無線回線においてパリティチェックを行つ場合の７レー
ムフオーマツトの一例を示す図、第５図は受信側に設け
られるパリティチェック回路の一例を示す図、第４図お
よび第５図はそれぞれ無瞬断切替方式無線回線における
従来の回線監視方式の構成例を示す図、第６図は本発明
の回線監視方式の一実施例の構成を示す図である。１・・・ハイブリッド、２・・・切替スイッチ、６・・
・バイポーラユニポーラ変換回路、４・・・スタフ回路
、５・・・ＰＣＭ送個機、６・・・ＰＣＭ受信機、８・
・・ユニポーラバイポーラ変換回路、９・・・切替スイ
ッチ、１０・・・データ切替回路、１１・・・フレーム
同期回路、１２・・・同期切替および速度変換回路、１
６・・・分配回路、１４・・・同期切替回路、１Ｓ・・
・速度変換回路、１６゜１６．４．１６ｆｌ・・・パリ
ティチェック回路、２１・・・データ積算回路、２２・
・・Ｐビット抽出回路、２６・・・比較回路、３１．３
２・・・フレーム同期回路、６６・・・同期切替盤、６
４・・・分配盤、６５・・・同期切替および速度変換回
路、５６・・・データ積算回路、３７．５８・・・Ｐピ
ッド抽出回路、３９・・・スイッチ（ＳＦ）、４０・・
・比較回路、１００・・・予備回線、１０１〜１０ｆｉ
・・・現用回線特許出願人富士通株式会社代理人弁理士玉蟲久五部（外１名）

Claims

【特許請求の範囲】

現用回線と予備回線とを有するディジタル時分割多重無
線回線の受端側において、予備回線の信号からパリティ
ビットを抽出して出力する予備側パリティビット抽出回
路と、現用回線の４８号からパリティビットを抽出して
出力する現用側パリティビット抽出回路と、予備側およ
び現用側パリティビット抽出回路の出力を切替えて出力
する選択回路と、予備回線の信号と現用回線の信号とを
同期をとって切替えるとともに速度変換を行う同期切替
・速度変換回路と、該同期切替・速度変換回路の出力デ
ータをフレームごとに積算するデータ積算回路と、該デ
ータ積算回路の出力データと前記選択回路の出力データ
とを比較して不一致のときエラーパルスを発生する比較
回路とを具えたことを特徴とする回線監視方式。