JPH0267955A - 合成開口処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は０例えば超音波を用いて金属材料中の欠陥を
検出し、その欠陥像を高解像度、実時間で表示すること
のできる非破壊検査に用いられた９、もしくは電磁波を
用いて地表面の状況を上方より映像化することのできる
合成開口レーダによる合成開口処理装置に関するもので
ある。

〔従来の技術〕

超音波非破壊検査等で用いられている手法の一つで超音
波ビームを絞って再生対象物体の一点の空間情報をその
反射信号の送信から受信までの伝ばん時間よシ測定し、
超音波送受信子を電力的もしくは機械的に順次走査し、
再生対象物体像を点情報の集シとして映像化１表示して
いくという方法に対し、広がった超音波ビームを物体に
照射し。

その反射波ないし透過波を受信素子で受信し、その波の
振幅と位相情報を２鋒し、（ホログラム作成）、このホ
ログラムから物体像を再生するいわゆる合成開口方式と
いうのがある、 この合成開口方式では原理上解像度が物体までの距離に
二らず一定となる特徴を有している。

第３図は超音波合成開口方式により、対象物の再生処理
を行う合成開口処理装置の従来例を示している。

同図において、（１）は超音波送受信子（以下、送受信
子）、（２）は送信器、【３１は受信器、（４）はＡ／
Ｄ変換器、（６）は第一のＲＡＭ　（以下、説明の便宜
上Ａ／Ｄメモリ）、ｔｓ）は第二のＲＡＭ（以下、波形
メモリ）、１７１はラッチゲート回路、（Ｂ１は加算器
。

（９１はフォーカステーブルを格納する第三のＲＡＭ（
以下、テーブルメモＩＪ）、ａｏは再生結果格納用第四
のＲＡＭ　（以下、再生結果メモＩＪ）、ｆｉυは再生
演算制御回路（以下、再生制御回路）、ｎｚはタイミン
グ制御部、１１３は走査駆動機構、そして１９は被検材
である。前記波形メモリ１６１はアドレス長ＮのメモＩ
Ｊ　Ｍ個即ちＭ１〜ＭＭより成シ、一方、前記Ａ／Ｄメ
モ１月５）はアドレス長Ｎのメモリ１個ＡＩｈ。

更に、再生結果メモリ＋ＩＧもやはシ、アドレス長Ｎの
メモリ１個即ちＰｌよシ成る、 なお、第４図（ａ）　（ｂｌ及び（ｃｌに各々、紳紀波
形メモリＭ１〜ＭＶ　Ａ／ＤメモリＡＤ、及びＰｌの概
念図を示した。

また、第５図は９合成開口方式による再生処理の原理を
説明するための図である。

同図において、横軸は送受信子の走査方向、及び、縦軸
は時間を表わし、また、Ｔｏ　は送信時を表わす。

いま、再生しようとする点ａの情報を含む各走査点にお
ける受信信号は、各走査点と点ａとの距離分だけ各々位
相遅れを有し、その位相遅れの軌跡は同図に示すごとく
点ａｆ頂点とする双曲線になる。また２点ａの情報を含
む受信信号が得られる走査方向における範囲は超音波ビ
ームの広がりによって決まり、再生しようとする深さ方
向における最大の距離の点情程の受信可能な、走査方向
における最大の範囲を合成開口長と称し２図中Ｌで表わ
される。そして２図において点ａを再生するには、前記
合成開口長りの範囲における２点ａに関する各走査点に
おける受信信号を前２位相軌跡（以下２位相履歴線と称
す）に沿って加算することになる。

更に、第６図は前記波形メモＩＪ　Ｍ、〜ＭＭの構成を
説明するための図である。

同図において、横軸は走査方向、縦軸は深さ方向に相当
する。Ｌｌ及びＬｌは前記合成開口長りによる合成開口
範囲であり、／１及び１２　　は前記合成開口範囲Ｌ１
及びＬｌによって再生される再生対象＃！（以下、対象
線）、また１、２，３．・・・・・・　（Ｍ−１）。

Ｍ、（Ｍ＋１）は各走査点２点ａ及び点ａは同じ深さ方
向の点であって前記対象線１１及び１２上の点でもある
。

各走査点に対応して得られた受信信号は前記Ａ／Ｄ＆換
器（４）にて所定のサンプリング周期でＡ／Ｄ変換され
１合成開口範囲Ｌ１を走査点１からＭまで走査し終ると
走査点数分即ち２Ｍ個の離散デジタル値列が得られる。

よって、前記波形メモリＭ１〜ＭＭの個数Ｍは。

前記合成開口範囲内の走査点数に相当しており。

また、そのアドレス長Ｎは前記離散デジタル値の個数に
相当している。

そして１点ａを再生する手順は１１）前記合成開口範囲
Ｌ１内の走査点１〜Ｍにおいて得られた離散デジタル値
列を各走査点に対応して前記波形メモリＭ１〜ＭＭに記
憶しておく（２）点ａを再生するための各走査点におけ
る離散デジタル値列の中の前記位相履歴線よシ決まる必
要データを取９出して加算処理する。

なお２点ａを再生するための各走査点における離散デジ
タル値列の中の前記位相履歴線より決まる必要データを
前記波形メモリＭ１〜ＭＭよシ取り出すには次の方法に
よる。即ち、与め、再生対象点に対応して一義的に規定
される前記位相履歴線に従って、必要な離散デジタル餉
の格納されている前記波形メモリＭ１〜ＭＭにおけるア
ドレス値を各走査点即ち、各メモリに対応させてテーブ
ル化しておき、このテーブル即ち、前記テーブルメモ１
月９１からのアドレス情報により、前記波形メモ’ＪＭ
ｈ〜ＭＭから再生対象点に対応した複数個の離散デジタ
ル値が読み出され、前記加算器（８１へと転送される。

次に点ａ′を再生するＫは、前Ｐ合成開口範囲Ｌ２内の
各走査点２〜（Ｍ＋１）で得られる各受信信号の離散デ
ジタル値列のうち２点ａ′に関する位相履歴線による前
記テーブルメモリ（９）のアドレス情報により前記波形
メモリＭ１〜ＭＭから読み出された複数個の前記離散デ
ジタル値を同様に加算するのである。

以上のように、対象線が順次、走査方向にシフトしてい
くということは、前記波形メモリＭ１〜ＭＭにおけるデ
ータの動作としては次のようになる。即ち、前ｌｉｄ（
Ｍ＋１）の走査点での１ライン分の受信信号が得られた
後、前記（Ｍ＋１）の走査点での１ライン分の離散デジ
タル値を前記Ａ／ＤメモリＡＤ１から前記波形メモリＭ
１〜ＭＭのうちのＭＭに格納する際、前記波形メモリＭ
１〜ＭＭ　に格納されていた離散デジタル値列は１ライ
ンずつラインシフトし、前記走査点１での１ライン分の
データは捨てら名、ラインシフトする前に走査点Ｍに相
当する波形メモリＭＭの１ライン分のデータが格納され
ていたラインに前記（Ｍ＋１）での１ライン分のデータ
が格納される。なお、送受信子（１）を走査する毎に上
記のラインシフトの動作を前記ラッチゲート回路（７１
が行なう。

ところで、いま点ａ及び点ａ′の深さが同一であるとす
ると１位相履歴線も同一となり、従って。

深さが同一である点を再生するのに必要なデータの前記
波形メモリＭ１〜ＭＭ内におけるアドレスも同一となる
。即ち、ある深さに対応して一義的に決まる位相履歴線
に基づく前記テーブルメモリ（９）に格納されるフォー
カステーブルを異なる合成開口範囲の同−深さの点に対
して共通に用いることができる。

以上の各動作をまとめると、１走査問の動作は。

■前記送信器（２）から前記送受信子（１）へ送信パル
スが印加される。■受信信号が前記Ａ／ＤＫ換器（４）
に離散デジタル値に変換され、前記離散デジタル値列が
前ｉｉ”Ａ／ＤメモリＡＤ１　に格納される。■蓼ｒ波
形メモリＭ１〜ＭＭにおけるラインシフト及び前記Ａ　
／　ＤメモＩＪ　ＡＤｔからのデータの転送及び格納が
行なわれる。■前記テーブルメモ１月９）のアドレス情
報により前記メモリＭ１〜ＭＭから各々必要データが読
み出され、前記加算器（８１へ転送される。■前記加算
器（８）にて再生対象点毎に加算処理がなされる。■前
記加算器【８）での加算結果即ち。

深さ方向１ライン分のデータが前記再生結果メモＩＪ　
Ｐｌに転送され１ライン分の再生がなされたことになる
。

即ち、前記送受信子（１）を定量する毎に上記の■〜■
の動作が行なわれていく。

なお、前記再生匍」御回路１υは前記タイミング制御部
αりの指示により、前記Ａ／Ｄ変換器（４１によりＡ　
／　Ｄ変換された受信信号から１ライン分が再生される
までのタイミングを制御し、また、前記タイミング制御
部１３は、送信、受信、再生及び画像表示のタイミング
を制御する。

更に、第７図は前記波形メモリ（６１及び前記テーブル
メモ１月９１との関係を説明するための図である。

同図において、前記テーブルメモリ（９）は前記波形メ
モ１月６）即ちＭ１〜ＭＭ各々と同じアドレス長ＮのＲ
ＡＭであって即ち、テーブルメモリＦ１〜ＦＭより成り
、また各々は前記波形メモリＭ１〜ＭＭに対応している
。例えば、ある再生対象点ａを再生するのに必要な波形
メモリＭ１〜ＭＭ各々に格納されているデータのアドレ
スを前記テーブルメモリＦ１〜ＦＭ各々が記憶しておシ
、前記テーブルメモリＦ１〜ＦＭから各々前記波形メモ
リＭ１〜ＭＭＫ対するアクセスが同時に行なわれてＭ個
のデータが同時に読み出され再生対象点ａが再生される
。！Ｕち、対象点が１ライン上Ｎ個あるとすると、８個
各々に対して前記波形メモリＭ１〜ＭＭからＭ個のデー
タを同時に読み出す動作がＮ回繰り返されて１ラインが
再生される。

一方、第４図（ｃｌに示したように、前記再生結果メモ
リｎｏもやはりアドレス長ＮのＲＡＭＰｌであって。

各々は再生対称となる合成開口範囲の中心線上の再生対
称点Ｎ個に対応している。

よって、前言ｅ波形メモリＭ１〜ＭＭよりＮ回縁シ返さ
れて読み出され再生された１ライン即ちＮ個のデジタル
データは前記再生結果メモリＰ１　　に格納される。

〔発明が解決しようとする課題〕

前記従来の装置の項で説明したように前記テーブルメモ
リＦ１〜ＦＭはある再生対象点を再生するに必要な波形
メモリ中の離散デジタル値の位相履歴に基づいたアドレ
スが格納されており、再生処理時には前記アドレスに従
って前記波形メモリＭ１〜ＭＭに対してアクセスするが
、いま２例えば。

前記フォーカステーブルを格納するテーブルメモＩＪＦ
ｔ〜ＦＭにおいて不具合が生じて正常なアドレスが格納
されていないとすると、前記波形メモリＭ１〜ＭＭから
読み出されるデータが前記加算器にて加算された結果は
、正しい値とはならなくなる。

従って、装置の信頼性上再生処理部の正常性を判定する
必要が生じてくる。ところで、前記Ａ／Ｄ変換器以降、
Ａ／ＤメモＩＪ　ＡＤ１＃波形メモリＭ１〜ＭＭ　ｐテ
ーブルメモリＦ１〜ＦＭ　ｍ　　及び加算器はロジック
回路の集合であり、データの処理は即ちデジタル値の論
理計算である。従って、Ａ／ＤメモリＡＤ１に入るデー
タ及び前記テーブルメモリＦ１〜ＦＭ内のデータの内容
即ち加算処理のアルコリズムの内容が既知であれば前言
ｅ再生結果メモＩＪ　ｐ。

の内容を予測することができ、Ａ／ＤメモリＡＤ１゜波
形メモリＭ１〜ＭＭ、テーブルメモリＦ１〜ＦＭ。

及び加算器までのロジックの正常性即ち、各部の機能や
各部間のデータ転送が正常に行なわれているか否かを判
定することは理論上可能である。しかし、実際には、各
部の機能の正常性を確認できるような適当なデータｔ−
Ａ／ＤメモリＡＤｉに試験的に送りこみ前記の判定を装
置の使用途中で高速にしかも自動的に行なえる方法が従
来はなかった。

その為に合成開口処理した再生結果の信頼性の向上を図
ることができなかった。

この発明はかかる課題を解決するためになされたもので
、テストモードと通常の探傷あるいは検査モードとを選
択することができ、テストモード時には予め再生結果が
予測でき、かつ再生処理に係わる各部のチエツクが可能
であるようなデータを格納している第一のＲＯＭ、及び
再生結果を予測できる適当な前記波形メモリにおけるア
ドレスデータをテーブルメモリに転送するべく備えてい
る第二のＲＯＭとを備え、テストモード時には前記第一
のＲＯＭにおけるデータが前記Ａ／Ｄメモリに転送され
更に前記波形メモリへとシフト享れた後。

前記第二のＲＯＭに格納されているアドレスデータに基
づくアルゴリズムに従い前Ｐ波形メモリよシ読み出され
前記加算器で加算され、前記再生結果格納用メモリに格
納される一方で、前記再生結果格納用メモリの任意のア
ドレスを外部よシ指示することにより、指示されたアド
レス内の加算結果が判定回路にて所定の判定値と比較さ
れるので前記再生処理に係わる各部の機能及び各部間の
データ転送の正常性を確認することができる。

〔課題を解決するための手段〕

この発明に係わる合成開口処理装置は、テストモードと
通常の探傷あるいは検査モードとを選択する切シ換えス
イッチと、予め各部のチエツクに対応しており、かつ再
生結果が予想できるようなデータが格納されており、更
に、前言ｅ切り換えスイッチによりテストモードが選択
された時には。

前言Ｅ’Ａ／Ｄメモリにデータを転送できるテストモー
ド粗菓−のＲＯＭと、また、テストモード用に前言ご波
形メモリ内の適機なアドレスをアクセスするためのアド
レスデータを格納しておりテストモードの際には前記テ
ーブルメモリに前記アドレスデータを転送するテストモ
ード用第二のＲＯＭと、前６ｅ再生結果格納用メモリの
アドレスを指示するためのアドレススイッチと、指示さ
れたアドレスに基つき前Ｐ再生結果格納用メモリよりデ
ータ１に読み出す読み出し回路と、読み出されたデータ
を所定の判定値と比較して判定する判定回路とを備えた
ものである。

〔作用〕

この発明による合成開口処理装置は、再生処理に伴わる
各部の機能及び各部間のデータ転送の正常性を確認でき
るようなデータが予め格納されている第一のＲＯＭより
切り換えスイッチによりテストモードが選択された際に
はＡ／Ｄメモリにデータが転送され更に波形メモリにシ
フトされ、一方。

テストモード用の第二のＲＯＭよりテーブルメモリに転
送されたテスト用アドレスに従い前記波形メモリより読
み出されたデータが加算されて再往結果格納用メモリに
格納される一方で再生結果格納用メモリにおける任意の
アドレスを外部より指示することにより指示したアドレ
スの内容が読み出されて判定回路にて判定値と比較され
正しいか否か判定されるので、装着の信頼性の向上を図
ることができる。

〔実施例〕

１１）は超音波送受信子（以下、透受傷子）、＋２＋は
送信器、１３）は受信器、（４１はＡ／Ｄ変換器、（５
シは第一のＲＡＭ　（以下、ｉ！！明の便宜上Ａ／Ｄメ
モリ）。

（６１は第二のＲＡＭ　（以下、波形メモ！Ｊ　）　、
　（７１はラッチゲート回路、（８）は加算器、＋９）
はフォーカステーブルを格納する第三のＲＡＭ　（以下
、テーブルメモＩＪ）、＋１０は再生結果格納用第四の
ＲＡＭ　（以下、再生結果メモ！Ｊ）、（ｌυは再生演
算制憾回路（以下。

再往制御回路）、ｎｚはタイミング制御部、　＜１３は
定食駆動機構、そしてｕ９は被検材である。前記波形メ
モ１月６）はアドレス長ＮのメモリＭ個即ちＭ１〜ＭＭ
より成り、　　ｍ、前ｆ！ｉ”Ａ／Ｉ）メ％１Ｊｔｓ）
ｕ７）’レス長Ｎのメモリ１個Ａ　／　ＤｌＪ　　更に
、再生結果メモリ＋ＩＱもやはり、アドレス長Ｎのメモ
リ１個ＲｐちＰｌよシ成る。

更にＳＷｌは切シ換えスイッチ、α４はテストモード粗
菓−１７）　ＨｏＭ　（以下、第一（ｉ’）　ＲＯＭ　
）　、　　ｉｔｓはやはりテストモード用第二のＲＯＭ
　（以下、第二のＲＯＭ）、　　ＳＷ２はアドレススイ
ッチ、　霞は前記アドレススイッチ謂２にて指示された
アドレス値を２値化するためのエンコーダ、　（１７１
は２値化された値を前記再生結果メモリＰ１に送出し、
　また前記再生結果メモリＰ１を読み出しのモードにす
るための信号を送る読み出し回路、そして、　ＵＳは予
めある値が設定されている判定回路である、次に、この
発明の合成開口処理装置の特徴を成すテストモード時の
動作を第２図を用いて以下に説明する。

第２図によればテストモードを前記切り換えスイッチｓ
ｗ１が選択したことによって９通常の動作ならば前記Ａ
／Ｄ変換器（４）からデジタル値列が格納される代わシ
に前記第一のＲＯＭ　ｆｉ４１よυ前記Ａ／ＤメモリＡ
Ｄ１に（ａｔに図示（／’）ごとく１個目にのみ１゜他
は０であるデジタル値列が格納される。なお。

この切り換えは前記切り換えスイッチＳＷ１の信号によ
るセレクタＳ１の動作により行なわれる。

一方、テーブルメモ’Ｊ　Ｆｉ〜ＦＭには通常の動作な
ら前記再生制御回路ｔｌｌｌを通してフォーカステーブ
ルデータが格納される代わシに（ｂｌＫ図示のごとくテ
ーブルメモリＦ１〜ＦＭの各々の１個目は全てＯその仲
は１０２４のデータが前記第二のＲＯＭ＜１！９より転
送される。この場合もまた。前記切り換えスイッチＳＷ
、の信号によるセレクタＳ２の動作により切シ換えが行
なわれる。

ところで、前記再生結果メモリＰ１のに個目のデータは
、テーブルメモリＦ１〜ＦＭ各々のに個目のアドレスに
格納されているアドレス値によってアクセスされた波形
メモリＭ１〜ＭＭ各々からデータがＭ個読み出されて、
前記加算器（８１にて加算さｈることにより再生された
ものである。

いま２図示していないパルスジェネレータからの周期的
トリガパルスがタイミング制御部に送られる度に前Ｈｅ
　Ａ　／　ＤメモＩＪＡＤ１から前記波形メモリＭ１〜
ＭＭへと１ラインずつテスト用データが入力されていく
、例えば、１個目のトリガパルスにより前記波形メモリ
ＭＭＫＡ／ＤメモリＡＤ、の全データが９次の２個目の
トリガパルスにより前記波形メモリＭＭのデータが前記
波形メモリＭ（Ｍ−１）にシフトされ、同様にしてＡ／
ＤメモリＡＤ、の全データが波形メモリＭＶに転送され
る。そこで。

Ｋ回目（Ｋ≦Ｍ）のトリガパルスでは前記波形メモリＭ
１〜ＭＭのうちに個目まで全て前記Ａ／ＤメモリＡＤ１
のテスト用データが格納されることになる。

一方、波形メモリＭ１〜ＭＭ各々がアドレス長１０２４
　（０アドレス〜１０２３アドレス）であると“ると、
テーブルメモリＦ１〜ＦＭの各々のアドレス長も１０２
４であって、各々のアドレス１〜１０２３に格納されて
いる１０２４という値は意味を成さない。

即ち、波形メモリＭ１〜ＭＭの倒れのアドレスもアクセ
スしないことを意味する。よって、テーブルメモリＦ１
〜ＦＭの各々アビレフ０番地に格納されている値ＯＫよ
り波形メモリＭ１〜ＭＭ各々の０番地がアクセスされそ
れらの加算結果が前記再生結果メモリＰ１の同じくＯ番
地に格納され、テーブルメモリＦ１〜ＦＭの各々アドレ
ス１〜１０２３に格納されている１０２４というアドレ
ス値により波形メモリＭ１〜ＭＭ各々からはデータが読
み出されないので従って前記再生結果メモリＰ１の１〜
１０２３番地には０かもしくはクリヤされる前の値しか
存在しない。

一方、今例えば前記再生結果メモリＰ１のアドレスに番
地を調べる場合、前記アドレススイッチＳＷ２にてＫを
指示すると、前記エンコーダｎｅによυにという値は２
値化され前記読み出し回路αηにより前記再生結果メモ
リＰ１のに番地からデータが読み出され前記判定回路０
秒にて予め設定されている判定値と比較されることによ
りデータの正常性を確認できる。例えば、前記パルスジ
ェネレータかに個目までカウントした場合、波形メモリ
ＭＫまでに前記Ａ／ＤメモリＡＤＩ内のデータが正常に
シフトインしていると、前記テーブルメモリＦ１〜ＦＭ
により読み出されたデータの加算結果はＫという値にな
るはずであるが、前記波形メモリＭ１〜ＭＭ各々とテー
ブルメモリＦ１〜ＦＭ各々との間のアドレスデータライ
ンのたまたまにライン目に不具合があって波形メモリＭ
Ｋにテーブルメモリｐｘの内容が正しく伝送されない場
合は加算結果は（Ｋ−１）という値にしかならない。一
方、アドレススイッチＳｗ２にてＫｔ−指定することに
よりに番地の内容が読み出され判定回路ＵＳにて判定値
と比較されて異常であるとの判定がなされる。なお。

上ｄピのテストモードの場合は、前記波形メモリＭ１〜
ＭＭ各々とテーブルメモリＦ１〜ＦＭ各々との間のアド
レスデータラインのテストを目的としているため、その
目的に沿った内容のデータを前記第一のＲＯＭ　１１４
１及び第二のＲＯＭ　ｆｉｌが備えていることが必要と
なる。また、再生結果メモリＰ１の内容もトリガパルス
のカウント数とともに刻々と変っていくために判定回路
帥の中に判定値としてトリガパルスに同期してパルス数
をカウントする回路を具備している必要がある。

以上のようにして、テストの目的に沿った内容のデータ
を前記第一のＲＯＭ及び第二のＲＯＭが格納することに
よって、それらのデータを用いて再生処理に係わる各部
の機能や各部間のデータの流れを論理的に確認すること
ができる。

ところで本実施例では２判定回路は１個であって前記再
生結果メモリＰ１の０１１地のアドレスをモニタするた
めであったが、前記再生結果メモリＰ１の複数のアドレ
スをモニタするために判定回路が複数個具備されていて
複数個の判定回路に対応してアドレススイッチ及び読み
出し回路が備えられていても本発明と同様の効果を奏す
ることはいうまでもない。

〔発明の効果〕

以上のように、この発明による合成開口処理装置によれ
ば、テストの目的に従った内容のデータを格納している
Ａ／Ｄメモリ用第粗菓ＲＯＭ及ヒテーブルメモリ用第二
のＲＯＭを備えテストモード時には各々のＲＯＭからデ
ータが各々Ａ／Ｄメモリ及びテーブルメモリにデータが
転送されてテストモード時のテーブルメモリのＰツ容に
従って加算され再生結果格納用メモリに格納される一方
で、再生結果格納用メモリにおける任意のアドレスを外
部より指示することによりそのアドレスの内容が読み出
され判定回路にて判定値と比較されて加算結果の正常性
が判定されるので再生処理に関係する各回路の機能また
は各部間のデータの流れの正常性を診断することができ
、装置の使用途中にも高速にしかも自動的に装ｊの再生
処理部分をテストするために装置も信頼性を向上するこ
とができる。

【図面の簡単な説明】

第１図はこの発明による合成開口処理装置の一実施例金
示す図、第２図はこの発明の合成開口処理装置の特徴を
なす判定処理の動作例を説明するための因、第３因は従
来の合成開口処理装置を示す図、第４図（ａｌ、　（ｂ
ｌ及び（ｃｌは各々この発明または従来の合成開口処理
袋ｆＩ！／ｃ具備されている第二のＲＡＭ、第一のＲＡ
Ｍ　、及び第四のＲＡＭを示す図、第５図は合成開口処
理のＮ理を説明するための図。 第６図はこの発明または従来の合成開口処理装置に具備
されている第二のＲＡＭの構成原理を説明するための図
、第７図はこの発明または従来の合成開口処理装置の特
徴をなす第二のシＷと第三のＲＡＭとの関係を示す図で
あり、（１）は超音波送受信子、１２１は送信器、（３
）は受信器、（４）はＡ／Ｄ変換器。 （５）は第一のＲＡＭ、　１６＋は第二のＲＡＭ、　＋
７１はラッチゲート回路、（８１は加算器、（９１は第
三のＲＡＭ、　（１１）は第四のＲＡＭ、　ｌｕｍｌは
再生演算制御回路、　ａａは第一のＲＯＭ、　（１９は
第二のＲＯＭ、　＋ｌηは読み出し回路、　ａＳは判定
回路、　　ｇＷｌは切り換えスイッチ、　　ｓｗ２はア
ドレススイッチである。 なお１図中、同一あるいは相当部分には同一符号を付し
て示しである。 第　２　図 （ａ） （ｂ）

Claims (1)

【特許請求の範囲】
1. 超音波もしくは電磁波を発生かつ検出する送受信子と、
   前記送受信子に電気信号を印加する送信器と、前記送受
   信子を機械的もしくは電子的に走査して対象物体の内部
   に空間的な広がりのある超音波もしくは電磁波ビームを
   走査方向の各走査点において送信した結果、前記送受信
   子により検出された超音波もしくは電磁波ビームの対象
   物体内部からの反射波を受信する受信器と、前記受信器
   からの、走査点に相当する受信信号をアナログ／デジタ
   ル変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により得
   られた１走査点分に相当する複数個の離散デジタル値を
   格納する第一のＲＡＭと、前記第一のＲＡＭからの１走
   査点分に相当する複数個の離散デジタル値を逐次１走査
   毎に受けて走査点に対応した離散デジタル値列として複
   数個の走査点分格納するべく２次元のフレームメモリに
   構成された第二のＲＡＭと、最新の走査点の受信信号が
   得られた際に最新の走査点の直前の走査点までの離散デ
   ジタル値列が格納されている前記第二のＲＡＭ内の全て
   の離散デジタル値列を１走査点分ずつラインシフトし、
   かつまた、ラインシフトする直前に前記最新の直前に走
   査点に対応して離散デジタル値列が格納されていた前記
   第二のＲＡＭ内の領域に前記第一のＲＡＭから最新の走
   査点に相当する離散デジタル値列を格納させ、かつまた
   、前記第二のＲＡＭ内において離散デジタル値をライン
   シフトさせるために一時的に記憶しておくラッチゲート
   回路と、任意の再生対象である合成開口範囲内の中心線
   上の各点を再生処理する際に必要な前記第二のＲＡＭの
   離散デジタル値を各走査点毎に読み出すために、各走査
   点毎の離散デジタル値の前記第二のＲＡＭにおけるアド
   レスを再生対象点に対応させてテーブル化したフォーカ
   ステーブルを格納する第三のＲＡＭと、前記第二のＲＡ
   Ｍから読み出された複数個の離散デジタル値を加算する
   加算器と、前記加算器にて加算された結果を格納する再
   生結果格納用第四のＲＡＭと、再生演算を行なう際に前
   記第二のＲＡＭに対しアクセスするべきアドレスを前記
   第三のＲＡＭから前記第二のＲＡＭに送出させ、また、
   ラインシフトさせる前記第二のＲＡＭの離散デジタル値
   のアドレスや前記ラッチゲート回路にラッチさせる前記
   第一のＲＡＭのアドレスを指示し、かつ前記ラインシフ
   ト及び再生演算のタイミングを制御する再生演算制御回
   路とを有する合成処理装置において、テストモードか探
   傷／検査モードかを選択するための切り換えスイッチ、
   前記切り換えスイッチからの信号によりテストモードの
   時に前記第一のＲＡＭにデータを転送するテストモード
   用第一のＲＯＭと、やはりテストモードの時に前記第三
   のＲＡＭに所定のデータを転送するテストモード用第二
   のＲＯＭと、前記再生結果格納用第四のＲＡＭにおける
   アドレスを指示できるアドレススイッチと、前記アドレ
   ススイッチにより指示された前記再生結果格納用第四の
   ＲＡＭのアドレス内のデータを読み出すための読み出し
   回路と、及び予め設定されている判定値と前記再生結果
   格納用第四のＲＡＭアドレス内のデータとを比較して判
   定結果を出力する判定回路とを備えたことを特徴とする
   合成開口処理装置。