JPH0268931A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0268931A JPH0268931A JP22097588A JP22097588A JPH0268931A JP H0268931 A JPH0268931 A JP H0268931A JP 22097588 A JP22097588 A JP 22097588A JP 22097588 A JP22097588 A JP 22097588A JP H0268931 A JPH0268931 A JP H0268931A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- high melting
- metal polycide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000002844 melting Methods 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 230000008018 melting Effects 0.000 claims abstract description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 239000002344 surface layer Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造工程における高融点金属ポ
リサイドの配線を、半導体基板の主面上に形成する方法
に関する。
リサイドの配線を、半導体基板の主面上に形成する方法
に関する。
従来の技術
近年、半導体装置の高速化が進むに従い、高融点金属ポ
リサイドを用いた配線が使用されるようになった。また
、入力回路の保護抵抗など抵抗が必要な箇所がある。
リサイドを用いた配線が使用されるようになった。また
、入力回路の保護抵抗など抵抗が必要な箇所がある。
以下に、従来の２種類の膜厚の高融点金属ポリサイドの
配線を同一主面上に形成する方法を第２図（ａ）〜（ｊ
）の工程順断面図に従って説明する。第２図（ａ）に示
すシリコン基板１に、第２図（ｂ）に示すように、酸化
技術等を用いて、第１ゲート絶縁膜２、ＣＶＤ技術等を
用いて、第１多結晶シリコン膜３を形成する。次に、第
２図（Ｃ）に示すように、第１多結晶シリコン膜上に、
第１高融点金属シリサイド膜４を堆積する。次に、第２
図（ｄ）に示すように、第１高融点金属ポリサイドの配
線形成用のフォトレジストマスクパタン１０を形成し、
第２図（ｅ）のように、第１高融点金属シリサイド膜、
第１多結晶シリコン膜、第１ゲート絶縁膜のエツチング
を行う。前記フォトレジストマスクバタン１０を除去し
、第２図げ）に示すように、酸化技術等により第２ゲー
ト絶縁膜１１を形成し、第２図（ｇ）に示すように、Ｃ
ＶＤ技術を用いて第２多結晶シリコン膜１２を形成する
。次に、第２図（Ｗに示すように、第２多結晶シリコン
膜１２上に、第２高融点金属シリサイド膜１３を堆積す
る。次に、第２図（ｉ）に示すように、第２高融点金属
ポリサイドの配線形成用のフォトレジストマスクパタン
１４を形成し、第２高融点金属シリサイド膜、第２多結
晶シリコン膜、第２ゲート絶縁膜のエツチングを行い、
第２図（ｊ）のように、膜厚の違う高融点金属ポリサイ
ドの配線層を形成する。
配線を同一主面上に形成する方法を第２図（ａ）〜（ｊ
）の工程順断面図に従って説明する。第２図（ａ）に示
すシリコン基板１に、第２図（ｂ）に示すように、酸化
技術等を用いて、第１ゲート絶縁膜２、ＣＶＤ技術等を
用いて、第１多結晶シリコン膜３を形成する。次に、第
２図（Ｃ）に示すように、第１多結晶シリコン膜上に、
第１高融点金属シリサイド膜４を堆積する。次に、第２
図（ｄ）に示すように、第１高融点金属ポリサイドの配
線形成用のフォトレジストマスクパタン１０を形成し、
第２図（ｅ）のように、第１高融点金属シリサイド膜、
第１多結晶シリコン膜、第１ゲート絶縁膜のエツチング
を行う。前記フォトレジストマスクバタン１０を除去し
、第２図げ）に示すように、酸化技術等により第２ゲー
ト絶縁膜１１を形成し、第２図（ｇ）に示すように、Ｃ
ＶＤ技術を用いて第２多結晶シリコン膜１２を形成する
。次に、第２図（Ｗに示すように、第２多結晶シリコン
膜１２上に、第２高融点金属シリサイド膜１３を堆積す
る。次に、第２図（ｉ）に示すように、第２高融点金属
ポリサイドの配線形成用のフォトレジストマスクパタン
１４を形成し、第２高融点金属シリサイド膜、第２多結
晶シリコン膜、第２ゲート絶縁膜のエツチングを行い、
第２図（ｊ）のように、膜厚の違う高融点金属ポリサイ
ドの配線層を形成する。
発明が解決しようとする課題
従来の技術では、違う膜厚の高融点金属ポリサイドの配
線を別々に形成しなければならず、工程の複雑化及び歩
留りの低下の要因となっていた。
線を別々に形成しなければならず、工程の複雑化及び歩
留りの低下の要因となっていた。
本発明の目的は、高融点金属ポリサイドの配線形成工程
において、高融点金属ポリサイド膜を選択的に除去する
ことにより、違う膜厚の高融点金属ポリサイドの配線を
同時に形成することである。
において、高融点金属ポリサイド膜を選択的に除去する
ことにより、違う膜厚の高融点金属ポリサイドの配線を
同時に形成することである。
課題を解決するための手段
この目的を達成するためには、高融点金属ポリサイド上
にプラズマＣＶＤ法により、シリコン窒化膜を形成する
ことにより、高融点金属ポリサイド膜がシリコン窒化膜
の応力によりはがれる。次に、シリコン窒化膜を除去す
ることにより、はがれた高融点金属ポリサイド膜も除去
される。そこで、高融点金属ポリサイド周辺の一部にシ
リコン酸化膜を形成すると、シリコン窒化膜の応力に影
響を受けないので、同シリコン窒化膜の付着した部分の
高融点金属シリサイド膜の一部がはがれることはなく、
ここで、シリコン窒化膜を除去しても高融点金属ポリサ
イド膜が除去されることはない。このことを利用して、
主面上にシリコン酸化膜成長後、高融点金属ポリサイド
膜を除去したい部分のシリコン酸化膜を選択的にエツチ
ングすることにより、高融点金属ポリサイド膜を選択的
に除去することができる。
にプラズマＣＶＤ法により、シリコン窒化膜を形成する
ことにより、高融点金属ポリサイド膜がシリコン窒化膜
の応力によりはがれる。次に、シリコン窒化膜を除去す
ることにより、はがれた高融点金属ポリサイド膜も除去
される。そこで、高融点金属ポリサイド周辺の一部にシ
リコン酸化膜を形成すると、シリコン窒化膜の応力に影
響を受けないので、同シリコン窒化膜の付着した部分の
高融点金属シリサイド膜の一部がはがれることはなく、
ここで、シリコン窒化膜を除去しても高融点金属ポリサ
イド膜が除去されることはない。このことを利用して、
主面上にシリコン酸化膜成長後、高融点金属ポリサイド
膜を除去したい部分のシリコン酸化膜を選択的にエツチ
ングすることにより、高融点金属ポリサイド膜を選択的
に除去することができる。
作用
本発明によると、違う膜厚の高融点金属ポリサイドの配
線を同時に、選択的に形成することにより、工程の簡略
化ができ、歩留りが向上する。
線を同時に、選択的に形成することにより、工程の簡略
化ができ、歩留りが向上する。
実施例
本発明の実施例を第１図（ａ）〜（給の工程順断面図に
従って説明する。第１図（ａ）に示すシリコン基板１に
、第１図（ｂ）に示すように、第１ゲート絶縁膜２を４
０ｎｍ程度、第１多結晶シリコン膜３を３００ｎｍ程度
形成する。次に、第１図（Ｃ）に示すように、第１多結
晶シリコン膜上に、第１高融点金属ポリサイド膜４を２
００ｎｍ程度形成する。
従って説明する。第１図（ａ）に示すシリコン基板１に
、第１図（ｂ）に示すように、第１ゲート絶縁膜２を４
０ｎｍ程度、第１多結晶シリコン膜３を３００ｎｍ程度
形成する。次に、第１図（Ｃ）に示すように、第１多結
晶シリコン膜上に、第１高融点金属ポリサイド膜４を２
００ｎｍ程度形成する。
次に、第１図（ｄ）に示すように、２種類の膜厚をもつ
高融点金属ポリサイドの配線の形成用マスクパタン５を
形成し、第１高融点金属ポリサイド膜４、第１多結晶シ
リコン膜３．第１ゲート絶縁膜２のエツチングを行い、
第１図（ｅ）に示す構造を得る。次に、第１図（ｆ）に
示すように、高融点金属ポリサイド配線４上に、シリコ
ン酸化膜６を３５０ｎｍ程度形成する。次に、第１図（
ｇ）に示すように、異種膜厚の高融点金属ポリサイド配
線形成用のフォトレジストマスクパタン７を形成し、シ
リコン酸化膜のエツチングを行い、第１図（ｈ）のよう
に、一方の側の高融点金属ポリサイド膜の所定厚さ表面
層を露出させ、２種類の膜厚の高融点金属ポリサイドの
配線部分に分ける。次に、第１図（ｉ）に示すように、
プラズマＣＶＤ法により、シリコン窒化膜８を１μｍ程
度形成する。この段階で、一方の側の高融点金属ポリサ
イド膜は、シリコン酸化膜６から露出された表面層が所
定厚さだけ剥離する。次に、シリコン窒化膜８を、例え
ば１５０℃程度に熱したリン酸に浸し除去すると、第１
図（ｊ）に示すように、違う膜厚の高融点金属ポリサイ
ドの配線９が形成される。次に第１図（ｋ）に示すよう
に、フッ酸水溶液により酸化膜を除去する。
高融点金属ポリサイドの配線の形成用マスクパタン５を
形成し、第１高融点金属ポリサイド膜４、第１多結晶シ
リコン膜３．第１ゲート絶縁膜２のエツチングを行い、
第１図（ｅ）に示す構造を得る。次に、第１図（ｆ）に
示すように、高融点金属ポリサイド配線４上に、シリコ
ン酸化膜６を３５０ｎｍ程度形成する。次に、第１図（
ｇ）に示すように、異種膜厚の高融点金属ポリサイド配
線形成用のフォトレジストマスクパタン７を形成し、シ
リコン酸化膜のエツチングを行い、第１図（ｈ）のよう
に、一方の側の高融点金属ポリサイド膜の所定厚さ表面
層を露出させ、２種類の膜厚の高融点金属ポリサイドの
配線部分に分ける。次に、第１図（ｉ）に示すように、
プラズマＣＶＤ法により、シリコン窒化膜８を１μｍ程
度形成する。この段階で、一方の側の高融点金属ポリサ
イド膜は、シリコン酸化膜６から露出された表面層が所
定厚さだけ剥離する。次に、シリコン窒化膜８を、例え
ば１５０℃程度に熱したリン酸に浸し除去すると、第１
図（ｊ）に示すように、違う膜厚の高融点金属ポリサイ
ドの配線９が形成される。次に第１図（ｋ）に示すよう
に、フッ酸水溶液により酸化膜を除去する。
発明の効果
本発明によれば、異種の膜厚の高融点金属ポリサイドの
配線を同時に、選択的に形成することにより、工程の簡
略化ができ、歩留りが向上する。
配線を同時に、選択的に形成することにより、工程の簡
略化ができ、歩留りが向上する。
第１図は本発明によって、異種の膜厚の高融点金属ポリ
サイドの配線を形成するときの工程順断面図、第２図は
従来の製造方法で、異種の膜厚の高融点金属ポリサイド
の配線を形成するときの工程順断面図である。 １・・・・・・半導体基板、２・・・・・・第１ゲート
絶縁膜、３・・・・・・第１多結晶シリコン膜、４・・
・・・・第１高融点金属ポリサイド膜、５・・・・・・
フォトレジストマスクバタン、６・・・・・・シリコン
酸化膜、７・・・・・・フォトレジストマスクバタン、
８・・・・・・シリコン窒化膜、９・・・・・・異種の
膜厚の高融点金属ポリサイド膜。 代理人の氏名 弁理士 粟野重孝 ほか１多忙 ＋−−−牛導イ本：！＆、オ反 ２− 寮ｆゲート絶橘狭 ３−ｆ、 １号緒晶ンヮコン膜 ４゛−°第１高睨校￥、塵鴎もシソブイ）′ｌｌ菓に・
−シソモノ峻イｌ：、嘆 ８− シリボン菫イし膜 へ 芭
サイドの配線を形成するときの工程順断面図、第２図は
従来の製造方法で、異種の膜厚の高融点金属ポリサイド
の配線を形成するときの工程順断面図である。 １・・・・・・半導体基板、２・・・・・・第１ゲート
絶縁膜、３・・・・・・第１多結晶シリコン膜、４・・
・・・・第１高融点金属ポリサイド膜、５・・・・・・
フォトレジストマスクバタン、６・・・・・・シリコン
酸化膜、７・・・・・・フォトレジストマスクバタン、
８・・・・・・シリコン窒化膜、９・・・・・・異種の
膜厚の高融点金属ポリサイド膜。 代理人の氏名 弁理士 粟野重孝 ほか１多忙 ＋−−−牛導イ本：！＆、オ反 ２− 寮ｆゲート絶橘狭 ３−ｆ、 １号緒晶ンヮコン膜 ４゛−°第１高睨校￥、塵鴎もシソブイ）′ｌｌ菓に・
−シソモノ峻イｌ：、嘆 ８− シリボン菫イし膜 へ 芭
Claims (1)
- 半導体基板の主面上に、高融点金属ポリサイド膜を形成
する工程と、同主面上にシリコン酸化膜を形成する工程
と、前記シリコン酸化膜の一部を除去し、前記高融点金
属ポリサイド膜の所定厚さ表面層を露出する工程と、前
記主面上にシリコン窒化膜を形成する工程と、前記シリ
コン窒化膜を除去して、前記高融点金属ポリサイド膜の
所定厚さ表面層を剥離除去する工程をそなえたことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22097588A JPH0268931A (ja) | 1988-09-02 | 1988-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22097588A JPH0268931A (ja) | 1988-09-02 | 1988-09-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268931A true JPH0268931A (ja) | 1990-03-08 |
Family
ID=16759501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22097588A Pending JPH0268931A (ja) | 1988-09-02 | 1988-09-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0268931A (ja) |
-
1988
- 1988-09-02 JP JP22097588A patent/JPH0268931A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0268931A (ja) | 半導体装置の製造方法 | |
| JPH0456254A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS59205735A (ja) | 半導体装置の製造方法 | |
| JPS5929136B2 (ja) | 半導体装置の製造方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH0574759A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS5916362A (ja) | 半導体装置の製造方法 | |
| JPS63148662A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPH04196465A (ja) | 半導体装置の製造方法 | |
| JPH01152745A (ja) | 半導体装置の製造方法 |