JPH0268954A - 半導体集積回路容器 - Google Patents
半導体集積回路容器Info
- Publication number
- JPH0268954A JPH0268954A JP21993188A JP21993188A JPH0268954A JP H0268954 A JPH0268954 A JP H0268954A JP 21993188 A JP21993188 A JP 21993188A JP 21993188 A JP21993188 A JP 21993188A JP H0268954 A JPH0268954 A JP H0268954A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- case
- pga
- corners
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/306—Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のリード端子を有するピン・グリッド・ア
レイ型半導体集積回路容器に関する。
レイ型半導体集積回路容器に関する。
半導体集積回路容器としては種々の容器が開発されてい
るが、特に複数のリード端子を有する半導体集積回路容
器には、半導体チップマウント用基板にセラミック材料
を使用し、信顆度的にも非常に優れているピン・グリッ
ド・アレイ型半導体集積回路容器（以下、ＰＧＡゲース
と称す）がある。
るが、特に複数のリード端子を有する半導体集積回路容
器には、半導体チップマウント用基板にセラミック材料
を使用し、信顆度的にも非常に優れているピン・グリッ
ド・アレイ型半導体集積回路容器（以下、ＰＧＡゲース
と称す）がある。
近年、これに対してセラミック製の半導体チップマウン
ト用基板をプラスチック製基板に変更したＰＧＡケース
も開発されている（以下、Ｐ−ＰＧＡと称す）、この構
造は第２図（ａ）に示すように、従来のＰＧＡ”（使わ
れているセラミック基板に変わってガラスエポキシの単
一基板を使用したもので、比較的安価である点からも、
近年盛んに使用されて来ている。以下にこのＰ−ＰＧＡ
ケースについての説明を第２図によって行う３通常のＰ
−ＰＧＡの組立工程は第２図（ａ）に示すように、半導
体チップ１０６をガラスエポキシ基板１０７の凹部１０
８にマウントし、基板１０７にパターニングされた内部
導体にボンディングした後、ベレット上部を樹脂コート
し、さらにこれを金属キャップ１０５で封止した形態を
取っている。
ト用基板をプラスチック製基板に変更したＰＧＡケース
も開発されている（以下、Ｐ−ＰＧＡと称す）、この構
造は第２図（ａ）に示すように、従来のＰＧＡ”（使わ
れているセラミック基板に変わってガラスエポキシの単
一基板を使用したもので、比較的安価である点からも、
近年盛んに使用されて来ている。以下にこのＰ−ＰＧＡ
ケースについての説明を第２図によって行う３通常のＰ
−ＰＧＡの組立工程は第２図（ａ）に示すように、半導
体チップ１０６をガラスエポキシ基板１０７の凹部１０
８にマウントし、基板１０７にパターニングされた内部
導体にボンディングした後、ベレット上部を樹脂コート
し、さらにこれを金属キャップ１０５で封止した形態を
取っている。
第２図（ｃ） 、 （ｄ）に基いて、リード端子部の様
子をさらに詳細に説明する。第２図（Ｃ）はリードの側
から見た平面図、第２図（ｄ）は■−■線断面図である
。ガラスエポキシ基板１０７にリード１０４が挿入され
ており、リード１０４は基板１０７に設けられたスルー
ホール１１０を介して基板１０７内を引き回された内部
導体１０９を通してボンディングワイヤに接続されてい
る。ところで、従来のガラスエポキシ基板１０７はその
板厚が周縁部と中央部とで均一となっている同一平面形
状構造のものである。
子をさらに詳細に説明する。第２図（Ｃ）はリードの側
から見た平面図、第２図（ｄ）は■−■線断面図である
。ガラスエポキシ基板１０７にリード１０４が挿入され
ており、リード１０４は基板１０７に設けられたスルー
ホール１１０を介して基板１０７内を引き回された内部
導体１０９を通してボンディングワイヤに接続されてい
る。ところで、従来のガラスエポキシ基板１０７はその
板厚が周縁部と中央部とで均一となっている同一平面形
状構造のものである。
上述したように、従来のＰ−ＰＧＡ容器は、ガラスエポ
キシ基板に直接ベレットをマウントし、これを樹脂コー
トと金属キャップによって保護する仕様となっている。
キシ基板に直接ベレットをマウントし、これを樹脂コー
トと金属キャップによって保護する仕様となっている。
このガラスエポキシ基板は第２図（Ｃ）に示すように、
内部に外部端子への引き出し線を導体としてパターンニ
ングした多層（又は単層）基板を用いている。しかしな
がら、本形態では、ベレットをマウントした状態或いは
、リードを接着した状態でガラスエポキシ基板のコーナ
部の上方又は下方に対し応力が加わると、基板自身が従
来のセラミック基板に較べて柔軟であるために応力がチ
ップに加わり易いという欠点があった。
内部に外部端子への引き出し線を導体としてパターンニ
ングした多層（又は単層）基板を用いている。しかしな
がら、本形態では、ベレットをマウントした状態或いは
、リードを接着した状態でガラスエポキシ基板のコーナ
部の上方又は下方に対し応力が加わると、基板自身が従
来のセラミック基板に較べて柔軟であるために応力がチ
ップに加わり易いという欠点があった。
例えば、本製品をプリント基板に挿入ハンダ付けを行う
際に、基板自身が第２図（ｂ）のように斜めに応力の加
わった状態で固定されると、チップ自体が常に応力を受
けることになる０通常、集積回路を構成しているＰＮ接
合は外部応力により、その整流特性に変化を生じる。−
船釣には応力に対し逆方向飽和電流が増大する傾向にあ
るため、内部リークの増加などの電気的特性に悪影響を
与える。したがって、実装時にベレット部が応力を受け
ないように、即ち各端子が均一な高さをもって装着され
るように対策をとる必要がある。
際に、基板自身が第２図（ｂ）のように斜めに応力の加
わった状態で固定されると、チップ自体が常に応力を受
けることになる０通常、集積回路を構成しているＰＮ接
合は外部応力により、その整流特性に変化を生じる。−
船釣には応力に対し逆方向飽和電流が増大する傾向にあ
るため、内部リークの増加などの電気的特性に悪影響を
与える。したがって、実装時にベレット部が応力を受け
ないように、即ち各端子が均一な高さをもって装着され
るように対策をとる必要がある。
本発明の目的は前記課題を解決した半導体集積回路容器
を提供することにある。
を提供することにある。
前記目的を達成するため、本発明は複数のリード端子を
有するビン・グリッド・アレイ型半導体集積回路容器に
おいて、半導体チップマウント用基板の４隅の各コーナ
部にあるリード端子接続用スルーホール部に、該基板を
支える同一、高さの突部をそれぞれ有するものである。
有するビン・グリッド・アレイ型半導体集積回路容器に
おいて、半導体チップマウント用基板の４隅の各コーナ
部にあるリード端子接続用スルーホール部に、該基板を
支える同一、高さの突部をそれぞれ有するものである。
以下、本発明の一実施例を図により説明する。
第１図（ａ）は本発明のＰ−ＰＧＡゲースをプリント基
板に実装した状態を示す図、第１図（ｂ）はＰ−ＰＧＡ
ケースを示す裏面図、第１図（Ｃ）はＰ−ＰＧＡケース
の角部を拡大した図、第１図（ｄ）は第１図（Ｃ）のＩ
−Ｉ線断面図である。
板に実装した状態を示す図、第１図（ｂ）はＰ−ＰＧＡ
ケースを示す裏面図、第１図（Ｃ）はＰ−ＰＧＡケース
の角部を拡大した図、第１図（ｄ）は第１図（Ｃ）のＩ
−Ｉ線断面図である。
図において、本発明はＰ−ＰＧＡケースの半導体チップ
マウント用基板１０１の４隅の各コーナ部にあるスルー
ホール１０２部の板厚ｔ工を他の部分の板厚１２ （１
＋＞１２）より厚くして突部１０２ａを形成し、かつ該
４隅のコーナ部における基板１０１の突部１０２ａの高
さを等しい高さ（ｔ、）に設定したものである。１０４
はリード端子、１０９は内部引き回し導体である。
マウント用基板１０１の４隅の各コーナ部にあるスルー
ホール１０２部の板厚ｔ工を他の部分の板厚１２ （１
＋＞１２）より厚くして突部１０２ａを形成し、かつ該
４隅のコーナ部における基板１０１の突部１０２ａの高
さを等しい高さ（ｔ、）に設定したものである。１０４
はリード端子、１０９は内部引き回し導体である。
本発明によれば、Ｐ−ＰＧＡケースの基板１０１を高さ
の等しい突部１０２ａを介して実装用プリント基板１０
３上に受け、Ｐ−ＰＧＡゲースの半導体チップマウント
用基板１０１の４隅のコーナ部を中央部より高くし、こ
の高さを均一とすることで、実装用プリント基板１０３
への実装時に４隅のコーナが均一の高さとなり、ケース
の曲りのない均一な実装が可能となり、ケース内のチッ
プ自身が応力をうけることはなくなる。
の等しい突部１０２ａを介して実装用プリント基板１０
３上に受け、Ｐ−ＰＧＡゲースの半導体チップマウント
用基板１０１の４隅のコーナ部を中央部より高くし、こ
の高さを均一とすることで、実装用プリント基板１０３
への実装時に４隅のコーナが均一の高さとなり、ケース
の曲りのない均一な実装が可能となり、ケース内のチッ
プ自身が応力をうけることはなくなる。
尚、本実施例は半導体チップをマウントする基板がガラ
スエポキシ基板のものについて説明したが、この基板の
材質がエポキシ樹脂或いはベークライトのように射出成
形が可能なものでも同様の効果が得られるのは言うまで
もない。
スエポキシ基板のものについて説明したが、この基板の
材質がエポキシ樹脂或いはベークライトのように射出成
形が可能なものでも同様の効果が得られるのは言うまで
もない。
以上説明したように本発明によれば、Ｐ−ＰＧＡケース
を装着する際に４隅のコーナ部のリードで実装時の全ピ
ンの高さが決定されることになり、斜めに実装されるこ
とはなくなり、実装時に外部から印加される応力に対し
これを未然に防止することができ、ひいては応力がベレ
ットに加わるのを柔らげることができ、これにより、実
装後の連続的応力印加による電気的特性の劣化に対し何
ら問題とならないＰ −Ｐ Ｇ Ａ容器を提供できる効
果を有する。
を装着する際に４隅のコーナ部のリードで実装時の全ピ
ンの高さが決定されることになり、斜めに実装されるこ
とはなくなり、実装時に外部から印加される応力に対し
これを未然に防止することができ、ひいては応力がベレ
ットに加わるのを柔らげることができ、これにより、実
装後の連続的応力印加による電気的特性の劣化に対し何
ら問題とならないＰ −Ｐ Ｇ Ａ容器を提供できる効
果を有する。
第１図（ａ）は本発明のＰ−ＰＧＡケースをプリント基
板に実装した状態を示す図、第１図（ｂ）はＰ−ＰＧＡ
ケースを示す裏面図、第１図（Ｃ）はＰ−ＰＧＡケース
のコーナ部を示す拡大図、第１図（ｄ）は第１図（Ｃ）
のＩ−Ｉ線断面図、第２図（ａ）は従来のＰ−ＰＧＡケ
ースを示す斜視図、第２図（ｂ）は従来のＰ−ＰＧＡケ
ースをプリント基板に実装した状態を示す平面図、第２
図（Ｃ）は従来のＰ−ＰＧＡケースのコーナ部を示す拡
大図、第２図Ｃｄ）は第２図（Ｃ）の■−■線断面図で
ある。 １０１・・・半導体チップマウント用基板１０２・・・
スルーホール １０２ａ・・・突部１０３・・・実装
用プリント基板 １０４・・・リード端子 （Ｃ） 第 図 １０／、半導体チ、７ブマウント用憂Ｉ旦（ａ） （ａ） ■ （Ｃ’） ／１０ 労 （ｄ） 第 図
板に実装した状態を示す図、第１図（ｂ）はＰ−ＰＧＡ
ケースを示す裏面図、第１図（Ｃ）はＰ−ＰＧＡケース
のコーナ部を示す拡大図、第１図（ｄ）は第１図（Ｃ）
のＩ−Ｉ線断面図、第２図（ａ）は従来のＰ−ＰＧＡケ
ースを示す斜視図、第２図（ｂ）は従来のＰ−ＰＧＡケ
ースをプリント基板に実装した状態を示す平面図、第２
図（Ｃ）は従来のＰ−ＰＧＡケースのコーナ部を示す拡
大図、第２図Ｃｄ）は第２図（Ｃ）の■−■線断面図で
ある。 １０１・・・半導体チップマウント用基板１０２・・・
スルーホール １０２ａ・・・突部１０３・・・実装
用プリント基板 １０４・・・リード端子 （Ｃ） 第 図 １０／、半導体チ、７ブマウント用憂Ｉ旦（ａ） （ａ） ■ （Ｃ’） ／１０ 労 （ｄ） 第 図
Claims (1)
- （１）複数のリード端子を有するピン・グリッド・アレ
イ型半導体集積回路容器において、半導体チップマウン
ト用基板の４隅の各コーナ部にあるリード端子接続用ス
ルーホール部に、該基板を支える同一高さの突部をそれ
ぞれ有することを特徴とする半導体集積回路容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21993188A JPH0268954A (ja) | 1988-09-02 | 1988-09-02 | 半導体集積回路容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21993188A JPH0268954A (ja) | 1988-09-02 | 1988-09-02 | 半導体集積回路容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268954A true JPH0268954A (ja) | 1990-03-08 |
Family
ID=16743262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21993188A Pending JPH0268954A (ja) | 1988-09-02 | 1988-09-02 | 半導体集積回路容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0268954A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442234A (en) * | 1992-09-10 | 1995-08-15 | Vlsi Technology, Inc. | Apparatus for thermally coupling a heat sink to a leadframe |
| WO2009066484A1 (ja) * | 2007-11-20 | 2009-05-28 | Mitsubishi Heavy Industries, Ltd. | 電動圧縮機 |
-
1988
- 1988-09-02 JP JP21993188A patent/JPH0268954A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442234A (en) * | 1992-09-10 | 1995-08-15 | Vlsi Technology, Inc. | Apparatus for thermally coupling a heat sink to a leadframe |
| WO2009066484A1 (ja) * | 2007-11-20 | 2009-05-28 | Mitsubishi Heavy Industries, Ltd. | 電動圧縮機 |
| JP2009127443A (ja) * | 2007-11-20 | 2009-06-11 | Mitsubishi Heavy Ind Ltd | 電動圧縮機 |
| US8313307B2 (en) | 2007-11-20 | 2012-11-20 | Mitsubishi Heavy Industries, Ltd. | Electric compressor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777382A (en) | Plastic packaging for a surface mounted integrated circuit | |
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| JPH0274059A (ja) | 回路パツケージ | |
| US5781415A (en) | Semiconductor package and mounting method | |
| JP2914097B2 (ja) | 射出成形プリント基板 | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| EP0221496A2 (en) | Integrated circuit package | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH11243175A (ja) | 複合半導体装置 | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| JPH0268954A (ja) | 半導体集積回路容器 | |
| EP0539075A1 (en) | Semiconductor device | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| JPH07193164A (ja) | 半導体集積回路装置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| KR200205182Y1 (ko) | 적층이 가능한 핀 그리드 어레이 패키지 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPS6342860B2 (ja) | ||
| KR0167288B1 (ko) | 칩크기 반도체 패키지 및 그 제조방법 | |
| KR100254275B1 (ko) | 비지에이 반도체 패키지와 그 제조방법 | |
| JPS62179794A (ja) | 電気回路配線板 | |
| KR200248776Y1 (ko) | 기판실장형반도체패키지 |