JPH0269019A - パルス幅変換回路 - Google Patents
パルス幅変換回路Info
- Publication number
- JPH0269019A JPH0269019A JP63221737A JP22173788A JPH0269019A JP H0269019 A JPH0269019 A JP H0269019A JP 63221737 A JP63221737 A JP 63221737A JP 22173788 A JP22173788 A JP 22173788A JP H0269019 A JPH0269019 A JP H0269019A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charging
- signal
- pulse width
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、一定周期のパルスのデユーティを予じめ定め
られた値に変換するパルス幅変換回路に関するものであ
る。
られた値に変換するパルス幅変換回路に関するものであ
る。
従来の技術
近年、ディジタル技術の発達に伴いパルス幅を用いて制
御する回路が多く使われるようになり、パルスの周期を
変えずにデユーティを変えるパルス幅変換回路の重要性
が高まってきている。
御する回路が多く使われるようになり、パルスの周期を
変えずにデユーティを変えるパルス幅変換回路の重要性
が高まってきている。
以下図面を参照しながら従来のパルス幅変換回路の一例
について説明する。
について説明する。
第３図は従来のパルス幅変換回路、第４図はその各部の
波形図であシ、このパルス幅変換回路は抵抗２０，２１
、コンデンサ２２、演算増幅器２３、コンパレータ２４
、基準電圧発生回路２６、信号入力端子２６、接地端子
２７、出力端子２８により構成されている。
波形図であシ、このパルス幅変換回路は抵抗２０，２１
、コンデンサ２２、演算増幅器２３、コンパレータ２４
、基準電圧発生回路２６、信号入力端子２６、接地端子
２７、出力端子２８により構成されている。
以上のように構成されたパルス幅変換回路について第４
図における波形図を参照して、その動作について説明す
る。
図における波形図を参照して、その動作について説明す
る。
まず、信号入力端子２６に与えられた一定周期の信号り
は抵抗２０，２１、コンデンサ２２、演算増幅器２３で
構成される積分回路に与えられて、のこぎり波ｉを得る
。こののこぎり波ｉと基準電圧発生回路２６より得られ
る基準電圧ｊをコンパレータ２４で比較することによシ
、コンパレータ出力端子２８には前記基準電圧に比べて
のこぎり波１の電圧が低い区間がロウ（Ｌｏｗ）レベル
の出力波形ｋが現われる。この出力波形にのデユーティ
を出力波形にのハイ（Ｈｉｇｈ） レベルの時間Ｔｈ
とロウ（Ｌｏｗ）レベルの時間Ｔ６との比で定義すると
、出力波形にのデユーティは基準電圧発生回路２６よシ
得られる基準電圧ｊをコントロールすることにより変え
ることができる。
は抵抗２０，２１、コンデンサ２２、演算増幅器２３で
構成される積分回路に与えられて、のこぎり波ｉを得る
。こののこぎり波ｉと基準電圧発生回路２６より得られ
る基準電圧ｊをコンパレータ２４で比較することによシ
、コンパレータ出力端子２８には前記基準電圧に比べて
のこぎり波１の電圧が低い区間がロウ（Ｌｏｗ）レベル
の出力波形ｋが現われる。この出力波形にのデユーティ
を出力波形にのハイ（Ｈｉｇｈ） レベルの時間Ｔｈ
とロウ（Ｌｏｗ）レベルの時間Ｔ６との比で定義すると
、出力波形にのデユーティは基準電圧発生回路２６よシ
得られる基準電圧ｊをコントロールすることにより変え
ることができる。
発明が解決しようとする課題
しかしながら上記のような構成では入力信号が完全な方
形波でない場合、のこぎり波ｉの直線性が失われてしま
う。以下、第３図及び第５図を参照しながら説明する。
形波でない場合、のこぎり波ｉの直線性が失われてしま
う。以下、第３図及び第５図を参照しながら説明する。
第６図に示す完全な方形波である信号ｌが第３図の抵抗
２０，２１、コンデンサ２２、演算増幅器２３で構成さ
れた積分器に与えられた場合は、演算増幅器２３の出力
信号は第５図の信号ｍに示すような直線性の良いのこぎ
９波となる。このように直線性の良い信号ｍの場合は第
６図ｐに示すようにαとβの比で簡単にデユーティを決
定でき、このデユーティを変化させるためには基準電圧
発生回路２５の出力電圧を変化せしめれば良く、その構
成は簡単である。しかし、第６図に示すように方形波で
ない信号ｎが第３図の抵抗２０，２１、コンデンサ２２
、演算増幅器２３で構成された積分器に与えられた場合
には演算増幅器２３の出力信号は第６図の信号θのよう
にな）非常に直線性の悪いのこぎ９波になってしまい、
デユーティを決定するために複雑な計算が必要となり第
３図の基準電圧発生回路２５のコントロールが難しくな
るために正確なデユーティの波形を得るのが難しいとい
う問題点を有していた。
２０，２１、コンデンサ２２、演算増幅器２３で構成さ
れた積分器に与えられた場合は、演算増幅器２３の出力
信号は第５図の信号ｍに示すような直線性の良いのこぎ
９波となる。このように直線性の良い信号ｍの場合は第
６図ｐに示すようにαとβの比で簡単にデユーティを決
定でき、このデユーティを変化させるためには基準電圧
発生回路２５の出力電圧を変化せしめれば良く、その構
成は簡単である。しかし、第６図に示すように方形波で
ない信号ｎが第３図の抵抗２０，２１、コンデンサ２２
、演算増幅器２３で構成された積分器に与えられた場合
には演算増幅器２３の出力信号は第６図の信号θのよう
にな）非常に直線性の悪いのこぎ９波になってしまい、
デユーティを決定するために複雑な計算が必要となり第
３図の基準電圧発生回路２５のコントロールが難しくな
るために正確なデユーティの波形を得るのが難しいとい
う問題点を有していた。
課題を解決するだめの手段
上記課題を解決するために本発明のパルス幅変換回路は
、第一の充電時定数を有する第一の充電回路と、前記第
一の充電時定数より小なる第二の充電時定数を有する第
二の充電回路と、一定周期の入力信号に位相同期して前
記両充電回路を放電させる手段と、前記入力信号に位相
同期し放電動作の直前の前記第二の充電回路の充電電圧
を保持するサンプルホールド回路と、該サンプルホール
ド回路の保持電圧と前記第一の充電回路の充電電圧を比
較し、その大小に応じて出力レベルを二値的に変化せし
める比較回路を有し、前入力信号のデユーティの変換さ
れた信号を前記比較回路の出力として得るものである。
、第一の充電時定数を有する第一の充電回路と、前記第
一の充電時定数より小なる第二の充電時定数を有する第
二の充電回路と、一定周期の入力信号に位相同期して前
記両充電回路を放電させる手段と、前記入力信号に位相
同期し放電動作の直前の前記第二の充電回路の充電電圧
を保持するサンプルホールド回路と、該サンプルホール
ド回路の保持電圧と前記第一の充電回路の充電電圧を比
較し、その大小に応じて出力レベルを二値的に変化せし
める比較回路を有し、前入力信号のデユーティの変換さ
れた信号を前記比較回路の出力として得るものである。
作 用
上記構成によると、入力信号に位相同期して充電、放電
が制御される互いに異なる充電時定数を有する第一の充
電回路の充電電圧と第二の充電回路の充電電圧を比較す
ることによシ、必要とするデユーティのパルスを得るも
のであるため、入力信号の波形には特に影響されること
なく正確なデユーティの変換ができるものである。
が制御される互いに異なる充電時定数を有する第一の充
電回路の充電電圧と第二の充電回路の充電電圧を比較す
ることによシ、必要とするデユーティのパルスを得るも
のであるため、入力信号の波形には特に影響されること
なく正確なデユーティの変換ができるものである。
実施例
以下、本発明の一実施例を図面を用いて説明する。第１
図は本発明の一実施例を示すパルス幅変換回路であり、
第２図はその各部の波形図である。
図は本発明の一実施例を示すパルス幅変換回路であり、
第２図はその各部の波形図である。
第１図において抵抗１及びトランジスタ２で構成される
第一の定電流回路により第一のコンデンサ３は充電され
、抵抗６及びトランジスタ６で構成される第二の定電流
回路によシ第二のコンデンサ７は充電される。４，８は
それぞれ前記第−及び第二のコンデンサ３．７のそれぞ
れの端子間を短絡するスイッチである。バッファ９，１
２、スイッチ１０、コンデンサ１１によりサンプルホー
ルド回路が構成され、前記スイッチ４，８．１０はサン
プルホールド制御回路１４によシ制御される。
第一の定電流回路により第一のコンデンサ３は充電され
、抵抗６及びトランジスタ６で構成される第二の定電流
回路によシ第二のコンデンサ７は充電される。４，８は
それぞれ前記第−及び第二のコンデンサ３．７のそれぞ
れの端子間を短絡するスイッチである。バッファ９，１
２、スイッチ１０、コンデンサ１１によりサンプルホー
ルド回路が構成され、前記スイッチ４，８．１０はサン
プルホールド制御回路１４によシ制御される。
１３はコンパレータであシバラフ７１２の出力電圧と第
一のコンデンサ３の充電電圧を比較する。
一のコンデンサ３の充電電圧を比較する。
１６は電源端子、１９は接地端子である。端子１６はバ
イアス電圧供給用端子でありトランジスタ２゜６を○Ｎ
ζせるに十分な電圧が供給される。端子１７はデユーテ
ィを変換するパルスの入力端子であシ、端子１８はデユ
ーティが変換されたパルスの出力端子である。
イアス電圧供給用端子でありトランジスタ２゜６を○Ｎ
ζせるに十分な電圧が供給される。端子１７はデユーテ
ィを変換するパルスの入力端子であシ、端子１８はデユ
ーティが変換されたパルスの出力端子である。
次に本発明の動作を第２図における波形図を参照しなが
ら説明する。端子１７に与えられた信号ａはサンプルホ
ールド制御回路１４に入力され、信号ａの立上シエッジ
に同期して出力される信号す及び信号すの立下りエツジ
に同期して出力される信号Ｃが作られ、この信号Ｃによ
りスイッチ４゜８は制御される６、波形ｄは第一のコン
デンサ３の充電電圧を表わし、信号Ｃがロウ（Ｌｏｗ）
レベルの間、つまり（Ｔ−ｔ２）の間第−の、コンデン
サ３は充電され、信号Ｃがハイ（Ｈｉｇｈ） レベル
になるとスイッチ４が導通してｔ２の時間で放電する１
、また、波形ｅは第二のコンデンサ７の充電電圧を表わ
し、（Ｔ−ｔ２）の間第二のコンデンサ７は充電され、
信号Ｃがハイ（Ｈｉｇｈ） レベルになるとスイッチ
８が導通してｔ２の時間で放電する。
ら説明する。端子１７に与えられた信号ａはサンプルホ
ールド制御回路１４に入力され、信号ａの立上シエッジ
に同期して出力される信号す及び信号すの立下りエツジ
に同期して出力される信号Ｃが作られ、この信号Ｃによ
りスイッチ４゜８は制御される６、波形ｄは第一のコン
デンサ３の充電電圧を表わし、信号Ｃがロウ（Ｌｏｗ）
レベルの間、つまり（Ｔ−ｔ２）の間第−の、コンデン
サ３は充電され、信号Ｃがハイ（Ｈｉｇｈ） レベル
になるとスイッチ４が導通してｔ２の時間で放電する１
、また、波形ｅは第二のコンデンサ７の充電電圧を表わ
し、（Ｔ−ｔ２）の間第二のコンデンサ７は充電され、
信号Ｃがハイ（Ｈｉｇｈ） レベルになるとスイッチ
８が導通してｔ２の時間で放電する。
（Ｔ−ｔ２）の間充電された第二のコンデンサ７の充電
電圧は、信号Ｃのタイミングで放電される前に信号すが
ハイ（Ｈｉｑｈ） レベルになり、スイッチ１ｏが導
通してバッファ９を経てコンデンサ１１に充電され波形
ｆのようになる。抵抗１及びトランジスタ２で構成され
る第一の定電流回路から出力される定電流を工１、抵抗
６及びトランジスタ６で（１η成される第二の定電流回
路から出力される定電流を工。とじ、第一のコンデンサ
３と第二のコンデンサ７の静電容量をそれぞれＣ１，Ｃ
２とすると、第一のコンデンサ３の充電電圧ｖｃ１．第
１．コンデンサ７の充電電圧ｖｃ２ は（１）式及び＠
）式で表わすことができる。
電圧は、信号Ｃのタイミングで放電される前に信号すが
ハイ（Ｈｉｑｈ） レベルになり、スイッチ１ｏが導
通してバッファ９を経てコンデンサ１１に充電され波形
ｆのようになる。抵抗１及びトランジスタ２で構成され
る第一の定電流回路から出力される定電流を工１、抵抗
６及びトランジスタ６で（１η成される第二の定電流回
路から出力される定電流を工。とじ、第一のコンデンサ
３と第二のコンデンサ７の静電容量をそれぞれＣ１，Ｃ
２とすると、第一のコンデンサ３の充電電圧ｖｃ１．第
１．コンデンサ７の充電電圧ｖｃ２ は（１）式及び＠
）式で表わすことができる。
ＶＣ１＝Ｉ、 −（Ｔ−ｔ２）／Ｃ１−旧−・＜１）ｖ
ｃ２＝工２・（Ｔ−ｔ２）／Ｃ２・・・・・・（２）コ
ンデンサ１１の充電電圧はｖｃ２に等しく、バッファ１
２を経てコンパレータ１３のｅ端子に入力される。この
コンパレータ１３はｖｃｌとｖｃ２を比較することにな
り、ｖｃｌ〉ｖｃ２になると端子１８の出力はハイ（Ｈ
ｉｇｈ） レベルになる。従って１１、Ｉ。、Ｃ，、
Ｃ２を正確に決めることで端子１８の出力パルスのデユ
ーティを正確に決定することができる。−例として、Ｉ
、 ＝２ Ｉ。、Ｃ１＝０２に設定するとｖｃｌは”
Ｃ２の２倍の傾きで増えるので出力端子１８にはデユー
ティ５０％のパルスが出力される。端子１８に得られる
パルスの周期は信号ａと同じである。本発明によれば、
Ｉ、、Ｉ２．Ｃ１゜Ｃ２を設定することで容易にデユー
ティの決定ができ、端子１７に入力される信号が第６図
のｎのような波形でも簡単かつ正確にパルスのデユーテ
ィを変換することができる。
ｃ２＝工２・（Ｔ−ｔ２）／Ｃ２・・・・・・（２）コ
ンデンサ１１の充電電圧はｖｃ２に等しく、バッファ１
２を経てコンパレータ１３のｅ端子に入力される。この
コンパレータ１３はｖｃｌとｖｃ２を比較することにな
り、ｖｃｌ〉ｖｃ２になると端子１８の出力はハイ（Ｈ
ｉｇｈ） レベルになる。従って１１、Ｉ。、Ｃ，、
Ｃ２を正確に決めることで端子１８の出力パルスのデユ
ーティを正確に決定することができる。−例として、Ｉ
、 ＝２ Ｉ。、Ｃ１＝０２に設定するとｖｃｌは”
Ｃ２の２倍の傾きで増えるので出力端子１８にはデユー
ティ５０％のパルスが出力される。端子１８に得られる
パルスの周期は信号ａと同じである。本発明によれば、
Ｉ、、Ｉ２．Ｃ１゜Ｃ２を設定することで容易にデユー
ティの決定ができ、端子１７に入力される信号が第６図
のｎのような波形でも簡単かつ正確にパルスのデユーテ
ィを変換することができる。
発明の効果
以上のように本発明のパルス幅変換回路は、第一の充電
時定数を有する第一の充電回路と、前記第一の充電時定
数より小なる第二の充電時定数を有する第二の充電回路
と、一定周期の入力信号に位相同期して前記両充電回路
を放電させる手段と、前記入力信号に位相同期し放電動
作の直前の前記第二の充電回路の充電電圧を保持するサ
ンプルホールド回路と、該サンプルホールド回路の保持
電圧と前記第一の充電回路の充電電圧を比較し、その大
小に応じて出力レベルを二値的に変化せしめる比較回路
によシ構成されているので、一定周期で入力されるパル
スのデユーティ変換を入力信号の波形に影響されること
なく簡単、且つ正確に行なうことができる。
時定数を有する第一の充電回路と、前記第一の充電時定
数より小なる第二の充電時定数を有する第二の充電回路
と、一定周期の入力信号に位相同期して前記両充電回路
を放電させる手段と、前記入力信号に位相同期し放電動
作の直前の前記第二の充電回路の充電電圧を保持するサ
ンプルホールド回路と、該サンプルホールド回路の保持
電圧と前記第一の充電回路の充電電圧を比較し、その大
小に応じて出力レベルを二値的に変化せしめる比較回路
によシ構成されているので、一定周期で入力されるパル
スのデユーティ変換を入力信号の波形に影響されること
なく簡単、且つ正確に行なうことができる。
第１図はパルス幅変換回路における本発明の一実施例を
示す回路図、第２図は第１図の各部分の波形を表わす図
、第３図はパルス幅変換回路における従来例を示す回路
図、第４図は第３図の各部分の波形を表わす図、第６図
は第３図の回路動作を説明するための図である。 １．５，２０．２１・・・・・・抵抗、２．６・・・・
・・トランジスタ、３，７，１１．２２・・・・・・コ
ンデンサ、４．８．１０・・・・・・アナログスイッチ
、９．１２・・・・・・バッファ、１３．２４・・・・
・・コンパレータ、１４・・・・・・サンプルホールド
回路の制御回路、１６・・・・・・ｔｉｂｌ、源端子、
１６・・・・・・バイアス電圧供給端子、１７゜２６・
・・・・・信号入力端子、１８ 、２８・・・・・・信
号出力端子、１９ 、２７・・・・・・接地端子、２３
・・・・・・演算増幅器、２６・・・・・・基準電圧発
生回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名弗 図 チ 第 図 第 図
示す回路図、第２図は第１図の各部分の波形を表わす図
、第３図はパルス幅変換回路における従来例を示す回路
図、第４図は第３図の各部分の波形を表わす図、第６図
は第３図の回路動作を説明するための図である。 １．５，２０．２１・・・・・・抵抗、２．６・・・・
・・トランジスタ、３，７，１１．２２・・・・・・コ
ンデンサ、４．８．１０・・・・・・アナログスイッチ
、９．１２・・・・・・バッファ、１３．２４・・・・
・・コンパレータ、１４・・・・・・サンプルホールド
回路の制御回路、１６・・・・・・ｔｉｂｌ、源端子、
１６・・・・・・バイアス電圧供給端子、１７゜２６・
・・・・・信号入力端子、１８ 、２８・・・・・・信
号出力端子、１９ 、２７・・・・・・接地端子、２３
・・・・・・演算増幅器、２６・・・・・・基準電圧発
生回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名弗 図 チ 第 図 第 図
Claims (1)
- 第一の充電時定数を有する第一の充電回路と、前記第一
の充電時定数より小なる第二の充電時定数を有する第二
の充電回路と、一定周期の入力信号に位相同期して前記
両充電回路を放電せしめる放電手段と、前記入力信号に
位相同期し前記放電手段の放電動作に先立って前記第二
の充電回路の充電電圧を保持するサンプルホールド回路
と、該サンプルホールド回路の保持電圧と前記第一の充
電回路の充電電圧とを比較し、その大小に応じて出力レ
ベルを二値的に変化せしめる比較回路とを有し、前記入
力信号のデューティの変換された信号を前記比較手段の
出力として得ることを特徴とするパルス幅変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221737A JPH0269019A (ja) | 1988-09-05 | 1988-09-05 | パルス幅変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221737A JPH0269019A (ja) | 1988-09-05 | 1988-09-05 | パルス幅変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0269019A true JPH0269019A (ja) | 1990-03-08 |
Family
ID=16771448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63221737A Pending JPH0269019A (ja) | 1988-09-05 | 1988-09-05 | パルス幅変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0269019A (ja) |
-
1988
- 1988-09-05 JP JP63221737A patent/JPH0269019A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4112428A (en) | Clocked precision integrating analog to digital converter system | |
| EP0015554A1 (en) | Comparator circuit | |
| EP0477537A2 (en) | Timing generator | |
| JPH0113658B2 (ja) | ||
| EP0130384B1 (en) | A two phase voltage signal generating circuit | |
| JPH0119301B2 (ja) | ||
| US4550308A (en) | Signal converting apparatus | |
| JPS5829891B2 (ja) | Ａ／ｄ変換回路 | |
| JPH06303122A (ja) | 入力回路 | |
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JP2513285B2 (ja) | サンプリングパルス発生回路 | |
| JPH03117912A (ja) | パルス発生回路 | |
| SU1531194A1 (ru) | Генератор треугольного напр жени | |
| JPH0583007B2 (ja) | ||
| JPH03207114A (ja) | レベル識別回路 | |
| JPS60154399A (ja) | サンプルホ−ルド回路 | |
| SU1621177A2 (ru) | Преобразователь напр жени в интервал времени | |
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| JPS63127614A (ja) | ピ−クデイテクタ回路 | |
| JP2776058B2 (ja) | サンプルホールド回路 | |
| JPS63194411A (ja) | 遅延時間制御回路 | |
| JPH07202702A (ja) | ディジタル−アナログ変換回路 | |
| JPS6048614A (ja) | 遅延回路 | |
| JPH0391317A (ja) | 比較回路 | |
| JPH01289320A (ja) | デルタ変調器 |