JPH0269823A - オーバフロー検出回路 - Google Patents
オーバフロー検出回路Info
- Publication number
- JPH0269823A JPH0269823A JP63222907A JP22290788A JPH0269823A JP H0269823 A JPH0269823 A JP H0269823A JP 63222907 A JP63222907 A JP 63222907A JP 22290788 A JP22290788 A JP 22290788A JP H0269823 A JPH0269823 A JP H0269823A
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- output signal
- signal
- significant bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
演算回路が出力する出力信号のオーバフローを検出する
オーバフロー検出回路の改良に関し、演算回路の規模削
減、並びに演算時間の縮小を可能とするオーバフロー検
出回路を実現することを目的とし、 演算回路から直列形式で出力される固定小数点形式の出
力信号に含まれる最上位の次の第二上位ビットを保持す
る保持手段と、保持手段が保持する第二上位ビットと、
出力信号に含まれる最上位ビットとの排他論理和演算を
を実行し、演算結果を＋１／２より小さく、且つ一１／
２より大きい値を有する出力信号のオーバフローを検出
したことを示ずオーバフロー信号として出力する排他論
理和手段とを具備する様に構成する。
オーバフロー検出回路の改良に関し、演算回路の規模削
減、並びに演算時間の縮小を可能とするオーバフロー検
出回路を実現することを目的とし、 演算回路から直列形式で出力される固定小数点形式の出
力信号に含まれる最上位の次の第二上位ビットを保持す
る保持手段と、保持手段が保持する第二上位ビットと、
出力信号に含まれる最上位ビットとの排他論理和演算を
を実行し、演算結果を＋１／２より小さく、且つ一１／
２より大きい値を有する出力信号のオーバフローを検出
したことを示ずオーバフロー信号として出力する排他論
理和手段とを具備する様に構成する。
本発明は、演算回路が出力する出力信号のオーバフロー
を検出するオーバフロー検出回路の改良に関する。
を検出するオーバフロー検出回路の改良に関する。
ディジタル信号処理技術の発展に伴い、各種計測・制御
機器に例えばデ、イジタルフィルタが多用されている。
機器に例えばデ、イジタルフィルタが多用されている。
この種ディジタルフィルタにおいては、演算過程におい
てオーバフローが発生すると、以後の演算が飽和する等
の悪影響が発生する為、オーバフローの発生を検出する
オーバフロー検出回路を設け、悪影響を最小限に維持す
る等の対策が取られている。
てオーバフローが発生すると、以後の演算が飽和する等
の悪影響が発生する為、オーバフローの発生を検出する
オーバフロー検出回路を設け、悪影響を最小限に維持す
る等の対策が取られている。
固定小数点形式で＋１より小さく、且つ−１より大きい
数値を扱う場合には、入力信号が＋１／２以上または一
１／２以下となると、演算の結果が＋１以上、または−
１以下となる、即ちオーバフローが発生する可能性があ
る。
数値を扱う場合には、入力信号が＋１／２以上または一
１／２以下となると、演算の結果が＋１以上、または−
１以下となる、即ちオーバフローが発生する可能性があ
る。
従って、演算回路の出力信号Ｘが＋１／２以上または一
１／２以下となった場合に、他の演算回路の入力信号と
して使用出来ぬこととなり、オーバフロー信号を出力す
ることが肝要となる。
１／２以下となった場合に、他の演算回路の入力信号と
して使用出来ぬこととなり、オーバフロー信号を出力す
ることが肝要となる。
２の補数表示による固定小数点形式によれば、＋１／２
≧ｙなる数ｙはｒｏ、１ｂ・・・・・・ｂＪ （但し
ｂは論理“０”または論理“ｌ”の何れか）と表され、
また＋１／２＞ｙ≧０なる数ｙはｒｏ、ｏｂ・・・・・
・ｂ」と表され、またＯ＞ｙ＞−１／２なる数ｙはｒｌ
、ｌｂ・・・・・・ｂ」と表され、更にｙ≦−１／２な
る数ｙはｒｌ、Ｏｂ・・・・・・ｂ」と表される。
≧ｙなる数ｙはｒｏ、１ｂ・・・・・・ｂＪ （但し
ｂは論理“０”または論理“ｌ”の何れか）と表され、
また＋１／２＞ｙ≧０なる数ｙはｒｏ、ｏｂ・・・・・
・ｂ」と表され、またＯ＞ｙ＞−１／２なる数ｙはｒｌ
、ｌｂ・・・・・・ｂ」と表され、更にｙ≦−１／２な
る数ｙはｒｌ、Ｏｂ・・・・・・ｂ」と表される。
従って、固定小数点形式で表される出力信号の最上位ビ
ットと、最上位の次の第二上位ビットとの論理値を監視
し、両輪埋植が一致している場合には演算回路の出力信
号がオーバフローを発生する状態に無く、また両輪埋植
が不一致の場合には演算回路の出力信号がオーバフロー
を発生する状態にあると判定される。
ットと、最上位の次の第二上位ビットとの論理値を監視
し、両輪埋植が一致している場合には演算回路の出力信
号がオーバフローを発生する状態に無く、また両輪埋植
が不一致の場合には演算回路の出力信号がオーバフロー
を発生する状態にあると判定される。
本発明は、かかる原理に基づきオーバフローを検出する
オーバフロー検出回路を対象としている。
オーバフロー検出回路を対象としている。
第４図はこの種の従来あるオーバフロー検出回路の一例
を示す図である。
を示す図である。
第４図において、乗算回路（ＭＰＬ）１は、所定ビット
数ｍから構成される固定小数点形式の係数人力ａと、入
力制御回路２を介して入力される所定ビット数ｎから構
成される固定小数点形式のデータ人力すとの乗算処理を
実行し、乗算結果（ｍ＋ｎ−１）ビットを、最下位ビッ
トＬＳＢから最上位ビットＭＳＢ迄、直列形式で出力す
ると共に、オーバフロー検出回路３にも伝達する。
数ｍから構成される固定小数点形式の係数人力ａと、入
力制御回路２を介して入力される所定ビット数ｎから構
成される固定小数点形式のデータ人力すとの乗算処理を
実行し、乗算結果（ｍ＋ｎ−１）ビットを、最下位ビッ
トＬＳＢから最上位ビットＭＳＢ迄、直列形式で出力す
ると共に、オーバフロー検出回路３にも伝達する。
オーバフロー検出回路３は、（ｍ＋ｎ−１）ビットのシ
フトレジスタ３１と、排他論理和回路３２ａを伴うオー
バフローレジスタ（ＯＶＦ）３２とから構成され、乗算
回路（ＭＰＬ）１から伝達される出力信号Ｘを最下位ビ
ットＬＳＢから−ビット宛シフトレジスタ３１内にシフ
トし、最上位ピッ１−Ｍ５ Ｂ迄蓄積されると、排他論
理和回路３２ａがシフトレジスタ３Ｉに蓄積された出力
信号Ｘの最上位ピッ１−ＭＳＢと、最上位の次の第二上
位ビットＮＳＢとの排他論理和演算を実行し、演算結果
をオーバフロー信号ＯＦとしてオーバフローレジスタ（
ＯＶＦ）３２に蓄積する。
フトレジスタ３１と、排他論理和回路３２ａを伴うオー
バフローレジスタ（ＯＶＦ）３２とから構成され、乗算
回路（ＭＰＬ）１から伝達される出力信号Ｘを最下位ビ
ットＬＳＢから−ビット宛シフトレジスタ３１内にシフ
トし、最上位ピッ１−Ｍ５ Ｂ迄蓄積されると、排他論
理和回路３２ａがシフトレジスタ３Ｉに蓄積された出力
信号Ｘの最上位ピッ１−ＭＳＢと、最上位の次の第二上
位ビットＮＳＢとの排他論理和演算を実行し、演算結果
をオーバフロー信号ＯＦとしてオーバフローレジスタ（
ＯＶＦ）３２に蓄積する。
前述の原理によれば、出力信号Ｘが非オーバフロー状態
であれば最上位ビン）ＭＳＢと第二上位ビットとの論理
値は一致し、オーバフロー信号ＯＦは論理“Ｏ”に設定
されるが、出力信号Ｘがオーバフロー状態であれば、最
上位ビア）ＭＳＢと第二上位ビットＮＳＢとの論理値は
不一致となり、オーバフロー信号ＯＦは論理“１”に設
定される。
であれば最上位ビン）ＭＳＢと第二上位ビットとの論理
値は一致し、オーバフロー信号ＯＦは論理“Ｏ”に設定
されるが、出力信号Ｘがオーバフロー状態であれば、最
上位ビア）ＭＳＢと第二上位ビットＮＳＢとの論理値は
不一致となり、オーバフロー信号ＯＦは論理“１”に設
定される。
オーバフローレジスタ（ＯＶＦ）３２に蓄積されたオー
バフロー信号ＯＦは、入力制御回路２に伝達される。
バフロー信号ＯＦは、入力制御回路２に伝達される。
入力制御回路２は、オーバフローレジスタ（ＯＶＦ）３
２から伝達されるオーバフロー信号ＯＦが論理“１″に
設定される場合には、オーバフロー状態が解消され、オ
ーバフロー信号ＯＦが論理“０”に設定される迄、入力
信号すを加算回路１に伝達するが、オーバフロー信号Ｏ
Ｆが論理“１″に設定される場合には、オーバフロー状
態が解消する迄、データ人力すを強制的に「０」に設定
する。
２から伝達されるオーバフロー信号ＯＦが論理“１″に
設定される場合には、オーバフロー状態が解消され、オ
ーバフロー信号ＯＦが論理“０”に設定される迄、入力
信号すを加算回路１に伝達するが、オーバフロー信号Ｏ
Ｆが論理“１″に設定される場合には、オーバフロー状
態が解消する迄、データ人力すを強制的に「０」に設定
する。
以」―の説明から明らかな如く、従来あるオーバフロー
検出回路においては、ｍおよびｎビットの係数人力ａお
よびデータ人力すを演算して得られる出力信号Ｘのオー
バフローを検出する為に、（ｍ＋ｎ−１）ビットの演算
を実行していた為、乗算回路１が大規模となるのみなら
ず、演算時間も増大する問題点があった。
検出回路においては、ｍおよびｎビットの係数人力ａお
よびデータ人力すを演算して得られる出力信号Ｘのオー
バフローを検出する為に、（ｍ＋ｎ−１）ビットの演算
を実行していた為、乗算回路１が大規模となるのみなら
ず、演算時間も増大する問題点があった。
本発明は、演算回路の規模削減、並びに演算時間の縮小
を可能とするオーバフロー検出回路を実現することを目
的とする。
を可能とするオーバフロー検出回路を実現することを目
的とする。
第１図は本発明の原理を示す図である。
第１図において、１００は本発明の対象となる演算回路
である。
である。
２００は、本発明によりオーバフロー検出回路に設けら
れた保持手段である。
れた保持手段である。
３００は、本発明によりオーバフロー検出回路に設けら
れた排他論理和手段である。
れた排他論理和手段である。
保持手段２００は、演算回路１００から直列形式で出力
される固定小数点形式の出力信号Ｘに含まれる最上位の
次の第二」三位ビットＮＳＢを保持する。
される固定小数点形式の出力信号Ｘに含まれる最上位の
次の第二」三位ビットＮＳＢを保持する。
排他論理和手段３００は、保持手段２００が保持する第
二上位ビットＮＳＢと、出力信号Ｘに含まれる最上位ビ
ットＭＳＢとの排他論理和演算をを実行し、演算結果を
＋１／２より小さく、且つ一１／２より大きい値を有す
る出力信号Ｘのオーバフローを検出したことを示すオー
バフロー信号ＯＦとして出力する。
二上位ビットＮＳＢと、出力信号Ｘに含まれる最上位ビ
ットＭＳＢとの排他論理和演算をを実行し、演算結果を
＋１／２より小さく、且つ一１／２より大きい値を有す
る出力信号Ｘのオーバフローを検出したことを示すオー
バフロー信号ＯＦとして出力する。
従って、小数ビットの演算処理でオーバフローを検出可
能となり、当該演算回路の規模を削減可能となり、また
高速演算が可能となる。
能となり、当該演算回路の規模を削減可能となり、また
高速演算が可能となる。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例によるオーバフロー検出回路
を示す図であり、第３図は第２図における各種信号を例
示する図である。なお、全図を通じて同一符号は同一対
象物を示す。
を示す図であり、第３図は第２図における各種信号を例
示する図である。なお、全図を通じて同一符号は同一対
象物を示す。
第２図においては、第１図における演算回路１００とし
て乗算回路（ＭＰＬ）１が示され、また第１図における
保持手段２００としてフリップフロップ（ＦＦ）３３が
オーバフロー検出回路３０内に設けられ、また第１図に
おける排他論理和手段３００として排他論理和回路３７
がオーバフロー検出回路３０内に設けられている。
て乗算回路（ＭＰＬ）１が示され、また第１図における
保持手段２００としてフリップフロップ（ＦＦ）３３が
オーバフロー検出回路３０内に設けられ、また第１図に
おける排他論理和手段３００として排他論理和回路３７
がオーバフロー検出回路３０内に設けられている。
第２図乃至第３図において、乗算回路（ＭＰＬ）１は、
それぞれ２の補数表示による固定小数点形式の、所定ピ
ッｔ１ｍから構成される係数人力ａと、入力制御回路２
を介して入力される所定ビット数ｎから構成されるデー
タ人力すとの乗算処理を実行するが、出力信号Ｘは（ｍ
＋ｎ−１）ビットとせず、データ人力すと同一ビット数
ｎに纏められ、最下位ビットしＳＢから最上位ビットＭ
ＳＢ迄、直列形式で出力すると共に、オーバフロー検出
回路３０にも伝達する。
それぞれ２の補数表示による固定小数点形式の、所定ピ
ッｔ１ｍから構成される係数人力ａと、入力制御回路２
を介して入力される所定ビット数ｎから構成されるデー
タ人力すとの乗算処理を実行するが、出力信号Ｘは（ｍ
＋ｎ−１）ビットとせず、データ人力すと同一ビット数
ｎに纏められ、最下位ビットしＳＢから最上位ビットＭ
ＳＢ迄、直列形式で出力すると共に、オーバフロー検出
回路３０にも伝達する。
なお乗算結果をｎビットに纏めることは、内部に連続す
る乗算（ａｌ ×ｂ１、ａ２×ｂ２、・・・・・・）の
演算単位を識別するワードパンダリングを適用すること
により、上位ｎビットを抽出することで実現出来る。
る乗算（ａｌ ×ｂ１、ａ２×ｂ２、・・・・・・）の
演算単位を識別するワードパンダリングを適用すること
により、上位ｎビットを抽出することで実現出来る。
オーバフロー検出回路３０においては、フリップフロッ
プ（ＦＦ）３３の端子Ｃに、出力信号Ｘの第二上位ビッ
トＮＳＢの確定時点を示すクロック信号ｃｋ、が入力さ
れており、フリップフロップ（ＦＦ）３３は端子りに人
力される出力信号Ｘの内、クロック信号ｃｋ、に同期し
た第二上位ビットＮ５Ｂ（の論理値）を蓄積保持し、端
子Ｑから出力する。
プ（ＦＦ）３３の端子Ｃに、出力信号Ｘの第二上位ビッ
トＮＳＢの確定時点を示すクロック信号ｃｋ、が入力さ
れており、フリップフロップ（ＦＦ）３３は端子りに人
力される出力信号Ｘの内、クロック信号ｃｋ、に同期し
た第二上位ビットＮ５Ｂ（の論理値）を蓄積保持し、端
子Ｑから出力する。
一方ゲート３４および３５には、出力信号Ｘの最上位ビ
ットＭＳＢの出力時間領域において論理“１”に設定さ
れ、それ以外の時間領域で論理“０”に設定される切替
信号Ｓが入力されている。
ットＭＳＢの出力時間領域において論理“１”に設定さ
れ、それ以外の時間領域で論理“０”に設定される切替
信号Ｓが入力されている。
従って、切替信号Ｓが論理“０”に設定される時間領域
、即ち乗算回路（ＭＰＬ）１から最上位ビットＭＳＢ以
外の出力信号Ｘが出力されている時間領域においては、
ゲート３４が遮断状態、ゲ−ト３５が導通状態となり、
乗算回路（ＭＰＬ）１から出力される出力信号Ｘが、導
通状態にあるゲート３５およびゲート３６を介して排他
論理和回路３７の一方の入力端子に入力され、また切替
信号Ｓが論理“１”に設定される時間領域、即ち乗算回
路（ＭＰＬ）１から出力信号Ｘの最上位ビットＭＳＢが
出力されている時間Ｎ域においては、フリップフロップ
（ＦＦ）３３に蓄積保持され、端子Ｑから出力されてい
る第二上位ビットＮＳＢが、導通状態にあるゲート３４
およびゲート３Ｇを介して排他論理和回路３７の一方の
入力端子に入力される。
、即ち乗算回路（ＭＰＬ）１から最上位ビットＭＳＢ以
外の出力信号Ｘが出力されている時間領域においては、
ゲート３４が遮断状態、ゲ−ト３５が導通状態となり、
乗算回路（ＭＰＬ）１から出力される出力信号Ｘが、導
通状態にあるゲート３５およびゲート３６を介して排他
論理和回路３７の一方の入力端子に入力され、また切替
信号Ｓが論理“１”に設定される時間領域、即ち乗算回
路（ＭＰＬ）１から出力信号Ｘの最上位ビットＭＳＢが
出力されている時間Ｎ域においては、フリップフロップ
（ＦＦ）３３に蓄積保持され、端子Ｑから出力されてい
る第二上位ビットＮＳＢが、導通状態にあるゲート３４
およびゲート３Ｇを介して排他論理和回路３７の一方の
入力端子に入力される。
排他論理和回路３７の他方の入力端子には、乗算回路（
ＭＰＬ）１から出力される出力信号Ｘが直接入力される
為、切替信号Ｓが論理“０”に設定されている時間領域
においては、排他論理和回路３７は最上位ビン）ＭＳＢ
以外の出力信号Ｘ自身の排他論理和演算を実行する為、
出力する排他論理和信号ｅを論理“０”に設定するが、
切替信号Ｓが論理“ｌ”に設定される時間領域において
は、排他論理和回路３７は乗算回路（ＭＰＬ）１から直
接人力される出力信号Ｘの最上位ビットＭＳＢと、フリ
ップフロップ（ＦＦ）３３からゲート３４および３６を
介して入力される第二上位ビットＮＳＢとの排他論理和
演算を実行する。
ＭＰＬ）１から出力される出力信号Ｘが直接入力される
為、切替信号Ｓが論理“０”に設定されている時間領域
においては、排他論理和回路３７は最上位ビン）ＭＳＢ
以外の出力信号Ｘ自身の排他論理和演算を実行する為、
出力する排他論理和信号ｅを論理“０”に設定するが、
切替信号Ｓが論理“ｌ”に設定される時間領域において
は、排他論理和回路３７は乗算回路（ＭＰＬ）１から直
接人力される出力信号Ｘの最上位ビットＭＳＢと、フリ
ップフロップ（ＦＦ）３３からゲート３４および３６を
介して入力される第二上位ビットＮＳＢとの排他論理和
演算を実行する。
従って、最上位ビットＭＳＢと第二上位ビットＮＳＢと
の論理値が一致している場合、即ち出力信号Ｘが、条件
＋１／２＞ｘ＞−１／２を満足している場合には、排他
論理和回路３７は出ツノする排他論理和信号ｅを論理“
Ｏ”に設定するが、最上位ビットＭＳＢと第二上位ビッ
トＮＳＢとの論理値が不一致の場合、即ち出力信号Ｘが
条件＋１７２＞ｘ＞−１／２を満足していない場合には
、排他論理和回路３７は出力する排他論理和信号ｅを論
理“１”に設定する。
の論理値が一致している場合、即ち出力信号Ｘが、条件
＋１／２＞ｘ＞−１／２を満足している場合には、排他
論理和回路３７は出ツノする排他論理和信号ｅを論理“
Ｏ”に設定するが、最上位ビットＭＳＢと第二上位ビッ
トＮＳＢとの論理値が不一致の場合、即ち出力信号Ｘが
条件＋１７２＞ｘ＞−１／２を満足していない場合には
、排他論理和回路３７は出力する排他論理和信号ｅを論
理“１”に設定する。
フリップフロップ（ＦＦ）３８は、端子Ｃに乗算回路（
ＭＰＬ）１が乗算処理を実行する基本クロックであるク
ロック信号ｃｋｚを入力されており、端子りに人力され
る排他論理和信号ｅをクロック信号ｃｋｚに同期して蓄
積保持し、端子Ｑからオーバフロー信号ＯＦとして出力
し、入力制御回路２に伝達する。
ＭＰＬ）１が乗算処理を実行する基本クロックであるク
ロック信号ｃｋｚを入力されており、端子りに人力され
る排他論理和信号ｅをクロック信号ｃｋｚに同期して蓄
積保持し、端子Ｑからオーバフロー信号ＯＦとして出力
し、入力制御回路２に伝達する。
従って、乗算回路（ＭＰＬ）１から出力される出力信号
Ｘの第二上位ビットＮＳＢと、続いて出力される最上位
ピッＩ−ＭＳ Ｂとの論理値が一致している場合、即ち
出力信号Ｘが条件＋１／２＞Ｘ＞−１／２を満足してい
る場合には、フリップフロップ（ＦＦ）３Ｂから出力さ
れるオーバフロー信号ＯＦは論理“０” （非オーバフ
ロー状態）に設定され、また乗算回路（ＭＰＬ）１から
出力される出力信号Ｘの第二上位ビットＮＳＢと、続い
て出力される最上位ビットＭＳＢとの論理値が不一致の
場合、即ち出力信号Ｘが条件＋１／２＞Ｘ＞−１／２を
満足していない場合には、フリップフロップ（ＦＦ）３
８から出力されるオーバフロー信号ＯＦは論理“ｌ”
（オーバフロー状態）に設定される。
Ｘの第二上位ビットＮＳＢと、続いて出力される最上位
ピッＩ−ＭＳ Ｂとの論理値が一致している場合、即ち
出力信号Ｘが条件＋１／２＞Ｘ＞−１／２を満足してい
る場合には、フリップフロップ（ＦＦ）３Ｂから出力さ
れるオーバフロー信号ＯＦは論理“０” （非オーバフ
ロー状態）に設定され、また乗算回路（ＭＰＬ）１から
出力される出力信号Ｘの第二上位ビットＮＳＢと、続い
て出力される最上位ビットＭＳＢとの論理値が不一致の
場合、即ち出力信号Ｘが条件＋１／２＞Ｘ＞−１／２を
満足していない場合には、フリップフロップ（ＦＦ）３
８から出力されるオーバフロー信号ＯＦは論理“ｌ”
（オーバフロー状態）に設定される。
入力制御回路２は、オーバフロー検出回路３０から伝達
されるオーバフロー信号ＯＦが論理“′０” （非オー
バフロー状態）に設定される場合には、データ人力すを
乗算回路（ＭＰＬ）１に伝達するが、オーバフロー信号
ＯＦが論理“１”に設定される場合には、オーバフロー
状態が解消する迄、データ人力すを強制的にｒＯＪに設
定する。
されるオーバフロー信号ＯＦが論理“′０” （非オー
バフロー状態）に設定される場合には、データ人力すを
乗算回路（ＭＰＬ）１に伝達するが、オーバフロー信号
ＯＦが論理“１”に設定される場合には、オーバフロー
状態が解消する迄、データ人力すを強制的にｒＯＪに設
定する。
なおフリップフロップ（ＦＦ）３８は、端子ＣＬに復旧
信号ｒが入力されると初期設定され、保持している排他
論理和信号ｅを消去する。
信号ｒが入力されると初期設定され、保持している排他
論理和信号ｅを消去する。
以上の説明から明らかな如く、本実施例によれば、出力
信号Ｘをデータ人力すと同一ビノド数ｎとすると共に、
オーバフロー検出回路３０に人力し、オーバフロー検出
回路３０は出カイ言号Ｘの最上位ビットＭＳＢと第二上
位ビットＮＳＢとの論理値を比較し、一致した場合には
出力信号Ｘがオーバフローを発生する可能性が無いと判
定し、不一致の場合には出力信号Ｘがオーバフローを発
生する可能性が有ると判定する。
信号Ｘをデータ人力すと同一ビノド数ｎとすると共に、
オーバフロー検出回路３０に人力し、オーバフロー検出
回路３０は出カイ言号Ｘの最上位ビットＭＳＢと第二上
位ビットＮＳＢとの論理値を比較し、一致した場合には
出力信号Ｘがオーバフローを発生する可能性が無いと判
定し、不一致の場合には出力信号Ｘがオーバフローを発
生する可能性が有ると判定する。
なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば本発明の対象となる演算回路１００は乗
算回路（ＭＰＬ）１に限定されることは無く、ディジタ
ルフィルタ等地に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変わらない。
過ぎず、例えば本発明の対象となる演算回路１００は乗
算回路（ＭＰＬ）１に限定されることは無く、ディジタ
ルフィルタ等地に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変わらない。
ト、３７は排他論理和回路、１００は演算回路、２００
は保持手段、３００は排他論理和手段、を〔発明の効果
〕 以上、本発明によれば、小数ビットの演算処理でオーバ
フローを検出可能となり、当該演算回路の規模を削減可
能となり、また高速演算が可能となる。
は保持手段、３００は排他論理和手段、を〔発明の効果
〕 以上、本発明によれば、小数ビットの演算処理でオーバ
フローを検出可能となり、当該演算回路の規模を削減可
能となり、また高速演算が可能となる。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるオーバフロー検出回路を示す図、第３図は第
２図における各種信号を例示する図、第４図は従来ある
オーバフロー検出回路の一例を示す図である。 図において、１は乗算回路（ＭＰＬ）、２は入力制御回
路、３および３０はオーバフロー検出回路、３１はシフ
トレジスタ、３２はオーバフローレジスタ（ＯＶＦ）、
３３および３８はフリップフロップ（ＦＦ）、３４．３
５および３６はゲーヌト、屑美母日月 の、汐管王ｊＰ
［口ャ４ 矛 国 第２Ｖｉ：、５・丈３各干壷イ言号 舅 図 イ疋史８６万一パフロー３介出回路、 第 体 図
施例によるオーバフロー検出回路を示す図、第３図は第
２図における各種信号を例示する図、第４図は従来ある
オーバフロー検出回路の一例を示す図である。 図において、１は乗算回路（ＭＰＬ）、２は入力制御回
路、３および３０はオーバフロー検出回路、３１はシフ
トレジスタ、３２はオーバフローレジスタ（ＯＶＦ）、
３３および３８はフリップフロップ（ＦＦ）、３４．３
５および３６はゲーヌト、屑美母日月 の、汐管王ｊＰ
［口ャ４ 矛 国 第２Ｖｉ：、５・丈３各干壷イ言号 舅 図 イ疋史８６万一パフロー３介出回路、 第 体 図
Claims (1)
- 【特許請求の範囲】 演算回路（１００）から直列形式で出力される固定小数
点形式の出力信号（ｘ）に含まれる最上位の次の第二上
位ビット（ＮＳＢ）を保持する保持手段（２００）と、 前記保持手段（２００）が保持する第二上位ビット（Ｎ
ＳＢ）と、前記出力信号（ｘ）に含まれる最上位ビット
（ＭＳＢ）との排他論理和演算をを実行し、該演算結果
を＋１／２より小さく、且つ−１／２より大きい値を有
する出力信号（ｘ）のオーバフローを検出したことを示
すオーバフロー信号（ＯＦ）として出力する排他論理和
手段（３００）とを具備することを特徴とするオーバフ
ロー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222907A JPH0269823A (ja) | 1988-09-06 | 1988-09-06 | オーバフロー検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63222907A JPH0269823A (ja) | 1988-09-06 | 1988-09-06 | オーバフロー検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0269823A true JPH0269823A (ja) | 1990-03-08 |
Family
ID=16789735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63222907A Pending JPH0269823A (ja) | 1988-09-06 | 1988-09-06 | オーバフロー検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0269823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189026A (ja) * | 1989-01-17 | 1990-07-25 | Mitsubishi Electric Corp | カウンタのオーバフロー及びアンダフロー検出装置 |
-
1988
- 1988-09-06 JP JP63222907A patent/JPH0269823A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189026A (ja) * | 1989-01-17 | 1990-07-25 | Mitsubishi Electric Corp | カウンタのオーバフロー及びアンダフロー検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3800130A (en) | Fast fourier transform stage using floating point numbers | |
| US4700324A (en) | Digital circuit performing an arithmetic operation with an overflow | |
| JPS6230467B2 (ja) | ||
| KR950006580B1 (ko) | 나눗셈연산장치 | |
| JPH0542697B2 (ja) | ||
| JPH0269823A (ja) | オーバフロー検出回路 | |
| JPH0519170B2 (ja) | ||
| JPS6131488B2 (ja) | ||
| US4159529A (en) | Fibonacci code adder | |
| JPH09128213A (ja) | ブロックフローティング処理システムおよび方法 | |
| CN112988111B (zh) | 一种单比特乘法器 | |
| JPS61262925A (ja) | 演算回路 | |
| KR100196520B1 (ko) | 면적 개선을 위한 2의보수 변환 장치 | |
| JPH0253819B2 (ja) | ||
| JP3074958B2 (ja) | 加算機能付きシリアル乗算器 | |
| Jamil et al. | Effects of multiple-bit shift-right operations on complex binary numbers | |
| Bauer et al. | A limit cycle suppressing arithmetic format for digital filters | |
| JP2708979B2 (ja) | シフト加算方式を用いた乗算回路 | |
| SU1076914A1 (ru) | Цифровой коррел тор | |
| JPS60173915A (ja) | デイジタルフイルタ | |
| JPH0136727B2 (ja) | ||
| SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
| JPS63254525A (ja) | 除算装置 | |
| JPH03188523A (ja) | 乗算回路 | |
| JPH0427587B2 (ja) |