JPH02189026A - カウンタのオーバフロー及びアンダフロー検出装置 - Google Patents
カウンタのオーバフロー及びアンダフロー検出装置Info
- Publication number
- JPH02189026A JPH02189026A JP836089A JP836089A JPH02189026A JP H02189026 A JPH02189026 A JP H02189026A JP 836089 A JP836089 A JP 836089A JP 836089 A JP836089 A JP 836089A JP H02189026 A JPH02189026 A JP H02189026A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- gate
- sign bit
- count value
- overflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パルス信号を計数するカウンタのオーバフ
ロー及びアンダフロー検出装置に関するものである。
ロー及びアンダフロー検出装置に関するものである。
第２図は「基礎電子計算機 改訂版」 （実数出版、Ｐ
Ｐ７４−７５．１９８１年３月５日発行）に示された従
来のカウンタのオーバフロー及びアンダフロー検出装置
を示すブロック図であり、図において、１は入力パルス
信号をカウントアツプ又はカウントダウンする例えば４
ビツトのカウンタ、２はカウンタ１でカウントアツプさ
れるパルス信１号、３はカウンタ１でカウントダウンさ
れるパルス信号、４はカウンタ１の４ビツトで表わされ
る計数値、５はカウンタ１の計数値４と上記パルス信号
２とが加えられるアンドゲートで、計数値４のうちの最
上位の符号ビットのみが負論理で加えられる。６はカウ
ンタ１の計数値４と上記パルス信号３とが加えられるア
ンドゲートで、計数値４のうちの符号ビット以外の３ビ
ツトが負論理で加えられる。７はアンドゲート５，６の
出力信号が加えられるオアゲート、８はアンドゲート５
．６及びオアゲート７で構成されるオーバフロー アン
ダフローの検出装置、９はオアゲート７から出力される
オーバフロー アンダフローを検出した検出信号である
。
Ｐ７４−７５．１９８１年３月５日発行）に示された従
来のカウンタのオーバフロー及びアンダフロー検出装置
を示すブロック図であり、図において、１は入力パルス
信号をカウントアツプ又はカウントダウンする例えば４
ビツトのカウンタ、２はカウンタ１でカウントアツプさ
れるパルス信１号、３はカウンタ１でカウントダウンさ
れるパルス信号、４はカウンタ１の４ビツトで表わされ
る計数値、５はカウンタ１の計数値４と上記パルス信号
２とが加えられるアンドゲートで、計数値４のうちの最
上位の符号ビットのみが負論理で加えられる。６はカウ
ンタ１の計数値４と上記パルス信号３とが加えられるア
ンドゲートで、計数値４のうちの符号ビット以外の３ビ
ツトが負論理で加えられる。７はアンドゲート５，６の
出力信号が加えられるオアゲート、８はアンドゲート５
．６及びオアゲート７で構成されるオーバフロー アン
ダフローの検出装置、９はオアゲート７から出力される
オーバフロー アンダフローを検出した検出信号である
。
次に動作について説明する。カウンタ１は、パルス信号
２．３の入力回数に応じた２進数の計数値４を出力する
ものであり、パルス信号２が加えられれば、計数値４は
「１」加算され、パルス信号３が加えられれば、計数値
４は「１」減算される。ここで、計数値４はその最上位
ビットを符号ビットとして、正負両特性を表現するため
、検出装置８はオーバフロー及びアンダフロー検出に際
しては、符号ビットを含む計数値４の４ビツトとパルス
信号２又はパルス信号３とのすべての信号を入力させて
、状態を監視し、それらの組み合せ論理により、オーバ
フロー アンダフローを検出する構成となっている。即
ち、検出装置８においては、計数値４がｒｏｌｌｌＪ
（２進数）の状態にあるとき、パルス信号２が加えら
れると、アンドゲート５が信号を出力し、この信号がオ
アゲート７を通じてオーバフローの検出信号９として出
力される。また計数値４がｒｌ ０ＯＯＪ （２進数
）の状態にあるとき、パルス信号３が加えられると、ア
ンドゲート６が信号を出力し、この信号がオアゲート７
を通じてアンダフローの検出信号９として出力される。
２．３の入力回数に応じた２進数の計数値４を出力する
ものであり、パルス信号２が加えられれば、計数値４は
「１」加算され、パルス信号３が加えられれば、計数値
４は「１」減算される。ここで、計数値４はその最上位
ビットを符号ビットとして、正負両特性を表現するため
、検出装置８はオーバフロー及びアンダフロー検出に際
しては、符号ビットを含む計数値４の４ビツトとパルス
信号２又はパルス信号３とのすべての信号を入力させて
、状態を監視し、それらの組み合せ論理により、オーバ
フロー アンダフローを検出する構成となっている。即
ち、検出装置８においては、計数値４がｒｏｌｌｌＪ
（２進数）の状態にあるとき、パルス信号２が加えら
れると、アンドゲート５が信号を出力し、この信号がオ
アゲート７を通じてオーバフローの検出信号９として出
力される。また計数値４がｒｌ ０ＯＯＪ （２進数
）の状態にあるとき、パルス信号３が加えられると、ア
ンドゲート６が信号を出力し、この信号がオアゲート７
を通じてアンダフローの検出信号９として出力される。
従来のカウンタのオーバフロー及びアンダフロー検出装
置は、以上のように構成されているので、計数値４のす
べての出力ビットとパルス信号２．３とを入力しなけれ
ばならないため、装置内のゲート数が計数値４の出力ビ
ットに比例して増加し、このため回路構成が複雑となり
、その分コストの増加を招くなどの問題点があった。
置は、以上のように構成されているので、計数値４のす
べての出力ビットとパルス信号２．３とを入力しなけれ
ばならないため、装置内のゲート数が計数値４の出力ビ
ットに比例して増加し、このため回路構成が複雑となり
、その分コストの増加を招くなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、計数値の出力ビツト数に影響を受けないカ
ウンタのオーバフロー及びアンダフロー検出装置を得る
ことを目的とする。
れたもので、計数値の出力ビツト数に影響を受けないカ
ウンタのオーバフロー及びアンダフロー検出装置を得る
ことを目的とする。
この発明に係るカウンタのオーバフロー及びアンダフロ
ー検出装置は、計数値の符号ビットとＭＳＢ（最上位ビ
ット）の状態だけを監視し、それらの状態変化と組み合
せ論理とにより、オーバフロー及びアンダフロー検出を
可能としたものである。
ー検出装置は、計数値の符号ビットとＭＳＢ（最上位ビ
ット）の状態だけを監視し、それらの状態変化と組み合
せ論理とにより、オーバフロー及びアンダフロー検出を
可能としたものである。
（作用）
この発明における、カウンタのオーバフロー及びアンダ
フロー検出装置は、計数値の符号ビットとＭＳＢとを入
力して、それが互いに異る状態から変化したことを検出
するように成される。
フロー検出装置は、計数値の符号ビットとＭＳＢとを入
力して、それが互いに異る状態から変化したことを検出
するように成される。
以下、この発明の一実施例を図について説明する。第１
図においては、第２図と対応する部分には同一符号を付
して説明を省略する。
図においては、第２図と対応する部分には同一符号を付
して説明を省略する。
１０は４ビツトの計数値４のうちの最上位の符号ビット
、１１は符号ビットの次のビットで、ここではこのビッ
トを最上位ビット（以下ＭＳＢＩＩと称する）とする。
、１１は符号ビットの次のビットで、ここではこのビッ
トを最上位ビット（以下ＭＳＢＩＩと称する）とする。
１２は符号ビット１０の変化する前の状態を記憶する記
憶手段で、この実施例ではフリップフロップ１２が用い
られている。１３はフリップフロップ１２の出力と符号
ビット１０とが加えられる第１の比較回路で、この実施
例では排他的オアゲート１３が用いられている。１４は
符号ビット１０とＭＳＢＩＩとが加えられる第２の比較
回路で、この実施例では排他的オアゲート１４が用いら
れている。１５は排他的オアゲート１３．１４の出力が
加えられ、検出信号９を出力する論理積回路で、この実
施例ではアンドゲート１５が用いられている。
憶手段で、この実施例ではフリップフロップ１２が用い
られている。１３はフリップフロップ１２の出力と符号
ビット１０とが加えられる第１の比較回路で、この実施
例では排他的オアゲート１３が用いられている。１４は
符号ビット１０とＭＳＢＩＩとが加えられる第２の比較
回路で、この実施例では排他的オアゲート１４が用いら
れている。１５は排他的オアゲート１３．１４の出力が
加えられ、検出信号９を出力する論理積回路で、この実
施例ではアンドゲート１５が用いられている。
次に動作について説明する。カウンタ１の計数値４がｒ
ｏｌｌｌＪの状態にあるとき、その符号ビット１０のｒ
□、がフリップフロップ１２で保持されている。従って
排他的オアゲート１３の２人力は「００」となり、その
出力は「Ｏ」となっている。また排他的オアゲート１４
の２人力は「０１」となり、その出力は「１」となって
いる。従って、アンドゲート１５の出力は「０」となっ
ている。
ｏｌｌｌＪの状態にあるとき、その符号ビット１０のｒ
□、がフリップフロップ１２で保持されている。従って
排他的オアゲート１３の２人力は「００」となり、その
出力は「Ｏ」となっている。また排他的オアゲート１４
の２人力は「０１」となり、その出力は「１」となって
いる。従って、アンドゲート１５の出力は「０」となっ
ている。
この状態において、パルス信号２がカウンタ１に加えら
れると、計数値４は「１」が加算されて「１０００」と
なり、符号ビット１０及びＭＳＢＩＩは共に変化する。
れると、計数値４は「１」が加算されて「１０００」と
なり、符号ビット１０及びＭＳＢＩＩは共に変化する。
このとぎ排他的オアゲート１３は変化する前の符号ビッ
ト１０の「０」と変化後の符号ビット１０の「１」とが
加えられるため、その出力は「１」に反転する。また排
他的オアゲート１４は変化した後の２人力「１０」が加
えられるため、その出力は「１」となる。従フて、アン
ドゲート１５より、オーバフローを検出した「１」の検
出信号が出力される。
ト１０の「０」と変化後の符号ビット１０の「１」とが
加えられるため、その出力は「１」に反転する。また排
他的オアゲート１４は変化した後の２人力「１０」が加
えられるため、その出力は「１」となる。従フて、アン
ドゲート１５より、オーバフローを検出した「１」の検
出信号が出力される。
次に、カウンタ１の計数値４がｒｌ ０ＯＯＪの状態に
あるときは、フリップフロップ１２の出力が「１」とな
っている。従って、排他的オアゲート１３の２人力は「
１１」で、その出力は「０」となっている。また排他的
オアゲート１４の２人力は「１０」で、その出力は「１
」となっている。従って、アンドゲート１５の出力は「
０」となっている。
あるときは、フリップフロップ１２の出力が「１」とな
っている。従って、排他的オアゲート１３の２人力は「
１１」で、その出力は「０」となっている。また排他的
オアゲート１４の２人力は「１０」で、その出力は「１
」となっている。従って、アンドゲート１５の出力は「
０」となっている。
この状態で、カウンタ１にパルス信号３が加えられると
、計数値４は「１」が減算されて、ｒｏｌｌｌＪとなる
。従って、排他的オアゲート１３．１４の２人力は夫々
ｒｉｏｔ。
、計数値４は「１」が減算されて、ｒｏｌｌｌＪとなる
。従って、排他的オアゲート１３．１４の２人力は夫々
ｒｉｏｔ。
「０１」に変化して、それらの出力は共に「１」となる
。この結果、アンドゲート１５より、アンダフローを検
出した検出信号９が出力される。
。この結果、アンドゲート１５より、アンダフローを検
出した検出信号９が出力される。
以上のように、この発明によれば、カウンタのオーバフ
ロー及びアンダフローの検出を、カウンタの計数値の符
号ビット及びＭＳＢの２ビツトの状態を監視するのみで
行うように構成したので、回路構成が簡略化され、装置
が安価にできる効果がある。
ロー及びアンダフローの検出を、カウンタの計数値の符
号ビット及びＭＳＢの２ビツトの状態を監視するのみで
行うように構成したので、回路構成が簡略化され、装置
が安価にできる効果がある。
第１図は、この発明の一実施例によるカウンタのオーバ
フロー及びアンダフロー検出装置を示すブロック図、第
２図は、従来のカウンタのオーバフロー及びアンダフロ
ー検出装置を示すブロック図である。 １はカウンタ、２はカウントアツプされるパルス信号、
３はカウントダウンされるパルス信号、４は計数値、８
はオーバフロー及びアンダフローの検出装置、９は検出
信号、１ｏは計数値内の符号ビット、１１は計数値内の
ＭＳＢ、１２は符号ビット保持用のフリップフロップ、
１３．１４は排他的オアゲート、１５はアンドゲート。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図
フロー及びアンダフロー検出装置を示すブロック図、第
２図は、従来のカウンタのオーバフロー及びアンダフロ
ー検出装置を示すブロック図である。 １はカウンタ、２はカウントアツプされるパルス信号、
３はカウントダウンされるパルス信号、４は計数値、８
はオーバフロー及びアンダフローの検出装置、９は検出
信号、１ｏは計数値内の符号ビット、１１は計数値内の
ＭＳＢ、１２は符号ビット保持用のフリップフロップ、
１３．１４は排他的オアゲート、１５はアンドゲート。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図
Claims (1)
- パルス信号を計数するカウンタの計数値の符号ビットを
記憶する記憶手段と、上記記憶手段の出力と上記計数値
の現在の符号ビットとが加えられる第１の比較回路と、
上記現在の符号ビットと上記計数値の最上位ビットとが
加えられる第２の比較回路と、上記第１及び第２の比較
回路の出力が加えられる論理積回路とをそなえたカウン
タのオーバフロー及びアンダフロー検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP836089A JPH02189026A (ja) | 1989-01-17 | 1989-01-17 | カウンタのオーバフロー及びアンダフロー検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP836089A JPH02189026A (ja) | 1989-01-17 | 1989-01-17 | カウンタのオーバフロー及びアンダフロー検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02189026A true JPH02189026A (ja) | 1990-07-25 |
Family
ID=11691065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP836089A Pending JPH02189026A (ja) | 1989-01-17 | 1989-01-17 | カウンタのオーバフロー及びアンダフロー検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02189026A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438137U (ja) * | 1990-07-27 | 1992-03-31 | ||
| EP0613251A1 (fr) * | 1993-02-26 | 1994-08-31 | Thomson-Csf Semiconducteurs Specifiques | Diviseur de fréquence |
| US7738621B2 (en) * | 2007-09-28 | 2010-06-15 | Hynix Semiconductor Inc. | Counter with overflow prevention capability |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114071A (en) * | 1980-02-13 | 1981-09-08 | Nec Corp | Arithmetic circuit |
| JPS59156049A (ja) * | 1983-02-25 | 1984-09-05 | Fujitsu Ltd | 信号検出回路 |
| JPS61131654A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | ３状態信号復号方式 |
| JPH0269823A (ja) * | 1988-09-06 | 1990-03-08 | Fujitsu Ltd | オーバフロー検出回路 |
-
1989
- 1989-01-17 JP JP836089A patent/JPH02189026A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114071A (en) * | 1980-02-13 | 1981-09-08 | Nec Corp | Arithmetic circuit |
| JPS59156049A (ja) * | 1983-02-25 | 1984-09-05 | Fujitsu Ltd | 信号検出回路 |
| JPS61131654A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | ３状態信号復号方式 |
| JPH0269823A (ja) * | 1988-09-06 | 1990-03-08 | Fujitsu Ltd | オーバフロー検出回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438137U (ja) * | 1990-07-27 | 1992-03-31 | ||
| EP0613251A1 (fr) * | 1993-02-26 | 1994-08-31 | Thomson-Csf Semiconducteurs Specifiques | Diviseur de fréquence |
| FR2702106A1 (fr) * | 1993-02-26 | 1994-09-02 | Thomson Csf Semiconducteurs | Diviseur de fréquence. |
| US5469485A (en) * | 1993-02-26 | 1995-11-21 | Thomson-Csf Semiconducteurs Specifiques | Frequency divider |
| US7738621B2 (en) * | 2007-09-28 | 2010-06-15 | Hynix Semiconductor Inc. | Counter with overflow prevention capability |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100929843B1 (ko) | 오버플로우하지 않는 카운터 | |
| JPS61267136A (ja) | 情報処理システムにおける割込方式 | |
| JPH04239842A (ja) | データ断検出回路 | |
| JP2606425B2 (ja) | 障害状態検出回路 | |
| KR0127331Y1 (ko) | 티콤 버스의 리트라이 장치 | |
| JPH0364213A (ja) | カウンタチェック回路 | |
| JPH0554289A (ja) | 警報信号検出回路 | |
| JPH01212917A (ja) | カウンタ回路 | |
| JPH029251A (ja) | フレーミングエラー・ステータス回路 | |
| JPH0212427A (ja) | テレビジョン信号の最小値検出回路 | |
| JPH02260728A (ja) | Ａｉｓ検出方式 | |
| KR970019598A (ko) | 비디오엔코더의 비정상 상태판별 및 자동 복구회로 | |
| JPH03256421A (ja) | スリップ検出回路 | |
| JP2001111517A (ja) | Ａｉｓ検出回路 | |
| JPH03102265A (ja) | 最大値検出回路 | |
| JPS60187813A (ja) | アブソリユ−トエンコ−ダのアブソリユ−ト信号異常検出方式 | |
| JPH03277029A (ja) | Ａｉｓ検出回路 | |
| JPS63145541A (ja) | モジュロｗ回路 | |
| JPH0691514B2 (ja) | ビツト列一致判定回路 | |
| JPH01192217A (ja) | クロック信号断検出回路 | |
| JPH02290323A (ja) | クロック断検出回路 | |
| KR20030053897A (ko) | 집적회로의 인터럽트 검출 및 선언 장치 | |
| JPS6335038A (ja) | 通信回線状態検出回路 | |
| JPS57140024A (en) | Signal detecting circuit | |
| JPS61219219A (ja) | カウンタ回路 |