JPH0269854A - 情報転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 共通処理部、共通記憶部および複数の個別処理部を共通
バスにより接続し、各個別処理部が共通処理部から伝達
される処理要求に基づき、情報処理を実行する通信処理
装置における情報転送制御方式に関し、 共通処理部の処理能力が、共通バスが使用可能となる迄
待合わせる為に低下する機会を極力回避することを目的
とし、 各個別処理部に、共通処理部が個別処理部に伝達する処
理要求を、共通バスを介して直接蓄積する処理要求蓄積
手段と、処理要求蓄積手段に蓄積された処理要求に基づ
く情報処理を実行した個別処理部が、共通処理部に通知
すべき実行結果を蓄積し、共通処理部が共通バスを介し
て直接抽出する処理結果蓄積手段とを設ける様に構成す
る。

〔産業上の利用分野〕

本発明は、共通処理部、共通記憶部および複数の個別処
理部を共通バスにより接続し、各個別処理部が共通処理
部から伝達される処理要求に基づき、情報処理を実行す
る通信処理装置における情報転送制御方式に関する。

〔従来の技術〕

第４図は従来ある通信処理装置の一例を示す図であり、
第５図は第４図における情報転送過程を例示する図であ
る。

第４図において、当該通信処理装置全般の通信処理を司
る中央処理装置１に、転送制御装置２を介して接続され
る共通プロセッサ部３と、共通プロセッサ部３が各種情
報処理を実行するに必要とする各種情報を格納する共通
メモリ部５と、複数の個別プロセッサ６　（個々の個別
プロセッサは６１乃至６−ｎと称する、以下同様）とが
、共通プロセッサバス４を介して接続されている。

第４図および第５図において、中央処理装置１が転送制
御装置２を介して共通プロセッサ部３に対して所要の処
理要求ａを伝達すると、共通プロセッサ部３は受信した
処理要求ａを分析し、処理要求ａに対応する情報処理を
実行させる個別プロセッサ（例えば６−１）に対し、所
要の情報処理の実行を指示するコマンドワードｂ、およ
びｂ２を作成し、共通プロセッサバス４を介して共通メ
モリ部５の、個別プロセッサ６−１対応領域５１−１に
蓄積した後、共通プロセッサバス４を介して個別プロセ
ッサ６−１に起動信号Ｃを伝達する。

起動信号Ｃを受信した個別プロセッサ６−１は、共通プ
ロセッサバス４を介して共通メモリ部５内の自個別プロ
セッサ６−１対応領域５１−１を参照し、蓄積されてい
るコマンドワードｂ、およびｂ２を共通プロセッサバス
４を介して抽出し、コマンドワードｂ、およびｂ２によ
り指示された情報処理を実行した後、実行結果を示すス
テータスワードｄを作成し、共通プロセッサバス４を介
して共通メモリ部５内の自個別プロセッサ６−１対応領
域５２−１に蓄積した後、図示されぬ割込信号線を介し
て共通プロセッサ部３に、終了割込信号ｅを伝達する。

共通プロセッサ部３は、個別プロセッサ６−１から伝達
された終了割込信号ｅを検出すると、共通プロセッサバ
ス４を介して共通メモリ部５内の個別プロセッサ６−１
対応領域５２−１を参照し、蓄積されているステータス
ワードｄを共通プロセッサバス４を介して抽出し、個別
プロセッサ６−１がコマンドワードｂ、およびｂ２によ
り指示された情報処理の実行結果を分析し、分析結果に
基づき終了報告ｆを作成し、転送制御装置２を介して中
央処理装置１に伝達する。

なお共通プロセッサバス４は、共通プロセッサ部３およ
び各個別プロセッサ６により共用される為、共通プロセ
ッサ部３または何れかの個別プロセッサ６が共通プロセ
ッサバス４を使用中は、他の共通プロセッサ部３および
個別プロセッサ６は、共通プロセッサバス４が空き状態
となる迄待機する必要がある。

［発明が解決しようとする課題〕 以上の説明から明らかな如く、従来ある通信処理装置に
おいては、共通プロセッサ部３が各個別プロセッサ６に
情報処理を指示するコマンドワードｂを共通プロセッサ
バス４を介して共通メモリ部５に蓄積し、各個別プロセ
ッサ６は共通プロセッサバス４を介して共通メモリ部５
から指示されたコマンドワードｂを抽出し、コマンドワ
ードｂに基づく情報処理を実行し終えた個別プロセッサ
６は、実行結果を示すステータスワードｄを共通プロセ
ッサバス４を介して共通メモリ部５に蓄積し、共通プロ
セッサ部３は共通プロセッサバス４を介して共通メモリ
部５からステータスワードｄを抽出する為、共通プロセ
ッサ部３および各共通プロセッサバス４が共通メモリ部
５にアクセスする際に共通プロセッサバス４を互いに競
合して占有することとなり、共通プロセッサ部３が共通
プロセッサバス４を占有する為に待合せる状態が頻発す
ると、共通プロセッサ部３の処理能力が低下する問題点
があった。

本発明は、共通処理部の処理能力が、共通バスが使用可
能となる迄待合わせる為に低下する機会を極力回避する
ことを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、１００は共通処理部、２００は共通記
憶部、３００は複数の個別処理部、４００は共通バスで
ある。

３０１は、本発明により各個別処理部３００に設けられ
た処理要求蓄積手段である。

３０２は、本発明により各個別処理部３００、に設けら
れた処理結果蓄積手段である。

〔作用〕

共通処理部１００、共通記憶部２００および複数の個別
処理部３００は共通バス４００により接続されて通信処
理装置を構成し、各個別処理部３００が共通処理部１０
０から伝達される処理要求に基づき情報処理を実行する
。

処理要求蓄積手段３０１は、共通処理部１００が個別処
理部３００に伝達する処理要求を、共通バス４００を介
して直接蓄積する。

処理結果蓄積手段３０２は、処理要求蓄積手段３０１に
蓄積された処理要求に基づく情報処理を実行した個別処
理部３００が、共通処理部１００に通知すべき実行結果
を蓄積し、共通処理部１００が共通バス４００を介して
直接抽出する。

従って、共通処理部と各個別処理部とが処理要求および
処理結果を共通記憶部を介して授受する場合に比し、共
通バスの使用頻度が大幅に削減され、また共通バスを占
有する為の競合が無くなり、共通バスの待合わせに起因
する共通処理部の処理能力の低下も避けられる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例による通信処理装置を示す図
であり、第３図は第２図における情報転送過程を例示す
る図である。なお、全図を通じて同一符号は同一対象物
を示す。

第２図においては、第１図における共通処理部１ＯＯ１
共通記ｔａ部２００、複数の個別処理部３００および共
通バス４００として、それぞれ共通プロセッサ部３、共
通メモリ部５、ｎ個の個別プロセッサ６および共通プロ
セッサバス４が示され、また第１図における処理要求蓄
積手段３０１および処理結果蓄積手段３０２としてそれ
ぞれコマンドレジスタ６１２およびステータスレジスタ
６１３が、各個別プロセッサ６内のインタフェース部６
１に設けられている。

第２図および第３図において、中央処理装置１が前述と
同様に、転送制御装置２を介して共通プロセッサ部３に
対して所要の処理要求ａを伝達すると、共通プロセッサ
部３は受信した処理要求ａを分析し、処理要求ａに対応
する情報処理を実行させる個別プロセッサ（例えば６−
１）に対し、所要の情報処理の実行を指示するコマンド
ワードｂ、ｔおよびｂ２　°を作成し、共通プロセッサ
バス４を介して個別プロセッサ６−１の、インタフェー
ス部６１内に設けられているコマンドレジスタ６１２に
蓄積した後、共通プロセッサバス４を介して個別プロセ
ッサ６−１のインタフェース部６１内に設けられている
起動信号レジスタ６１１に、起動信号Ｃ°を蓄積する。

個別プロセッサ６−１内の処理部６３は、起動信号レジ
スタ６１１に起動信号Ｃ“が蓄積されたことを検出する
と、コマンドレジスタ６１２に蓄積されているコマンド
ワードｂ１　′およびｂ２　′を内部バス６２を介して
抽出し、コマンドワードｂ、１およびｂ２　°により指
示された情報処理を、記憶部６４内に記憶されているプ
ログラムにより実行した後、実行結果を示すステータス
ワードｄ９を作成し、内部バス６２を介してインタフェ
ース部６１内に設けられているステータスレジスタ６１
３に蓄積した後、内部バス６２を介して割込送出部６５
を起動し、割込信号線７−１を介して共通プロセッサ部
３に、終了割込信号ｅ°を伝達させる。

共通プロセッサ部３は、個別プロセッサ６−１から伝達
された終了割込信号ｅを検出すると、共通プロセッサバ
ス４を介して個別プロセッサ６１の、インタフェース部
６１内に設けられているステータスレジスタ６１３を参
照し、蓄積されているステータスワードｄ“を共通プロ
セッサバス４を介して抽出し、個別プロセッサ６−１が
コマンドワードｂ、１およびｂ２　′により指示された
情報処理の実行結果を分析し、分析結果に基づき終了報
告ｆを作成し、転送制御装置２を介して中央処理装置１
に伝達する。

以上の説明から明らかな如く、本実施例によれば、共通
プロセッサ部３が所要の個別プロセッサ６−１内のコマ
ンドレジスタ６１２にコマンドワードｂ、ｌおよびｂ２
　°を共通プロセッサバス４を介して直接蓄積し、また
個別プロセ・フサ６−１内のステータスレジスタ６１３
に蓄積されているステータスワードｄ“を共通プロセッ
サバス４を介して直接蓄積する為、第３図に示される通
信処理装置の如く、各個別プロセッサ６がコマンドワー
ドｂの受信およびステータスワードｄの送信の為に、共
通プロセッサバス４を介して共通メモリ部５にアクセス
する必要が無くなり、共通プロセッサバス４の使用頻度
も減少し、共通プロセッサ部３および各個別プロセッサ
６による共通プロセッサバス４を占有する為の競合が無
くなり、共通プロセッサバス４の待合わせに起因する共
通プロセッサ部３の処理能力の低下が防止される。

なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば共通プロセッサ部３から個別プロセッサ
６−１に二個のコマンドワードｂ゛およびｂ２　′を伝
達するものに限定されることは無く、単一或いは三個以
上のコマンドワードを伝達する等、他に幾多の変形が考
慮されるが、何れの場合にも本発明の効果は変わらない
。また共通プロセッサ部３がコマンドワードｂ、“およ
びｂ２１を伝達する対象は個別プロセラ＋６−１に限定
されることは無く、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。更に本発明の
対象となる通信処理装置の構成は、図示されるものに限
定されぬことは言う迄も無い。

〔発明の効果〕

以上、本発明によれば、前記通信処理装置において、共
通処理部と各個別処理部とが処理要求および処理結果を
共通記憶部を介して授受する場合に比し、共通バスの使
用頻度が大幅に削減され、また共通バスを占有する為の
競合が無くなり、共通バスの待合わせに起因する共通処
理部の処理能力の低下も避けられる。

図において、■は中央処理装置、２は転送制御装置、３
は共通プロセッサ部、４は共通プロセッサバス、５は共
通メモリ部、６は個別プロセッサ、７は割込信号線、５
１および５２は個別プロセッサ対応領域、６１はインタ
フェース部、６２は内部パス、６３は処理部、６４は記
憶部、６５は割込送出部、１００は共通処理部、２００
は共通記憶部、３００は個別処理部、３０１は処理要求
蓄積手段、３０２は処理結果蓄積手段、４００は共通バ
ス、６１１は起動信号レジスタ、６１２はコマンドレジ
スタ、６１３はステータスレジスタ、

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例による通信処理装置を示す図、第３図は第２図にお
ける情報転送過程を例示する図、第４図は従来ある通信
処理装置の一例を示す図であり、第５図は第４図におけ
る情報転送過程を例示する図である。 本発明の原理図 耶 図 ）ろ２しａ１延あ１す邸十角゛章（庫秩りξ込汀イイ。 第 図 １、（−１） 本＄９月、；よう山４イ言刈２工里装置一 手 図 従来ある週何占処２ユ呈装Ｒ」 系　ｌ！　図 ／ １也１て呟ｊ５・１・Ａ輯転送過程 第５図

Claims (1)

1. 【特許請求の範囲】 共通処理部（１００）と、共通記憶部（２００）と、複
   数の個別処理部（３００）とを共通バス（４００）によ
   り接続し、前記各個別処理部（３００）が前記共通処理
   部（１００）から伝達される処理要求に基づき情報処理
   を実行する通信処理装置において、 前記各個別処理部（３００）に、 前記共通処理部（１００）が該個別処理部（３００）に
   伝達する前記処理要求を、前記共通バス（４００）を介
   して直接蓄積する処理要求蓄積手段（３０１）と、 前記処理要求蓄積手段（３０１）に蓄積された前記処理
   要求に基づく情報処理を実行した前記個別処理部（３０
   ０）が、前記共通処理部（１００）に通知すべき実行結
   果を蓄積し、前記共通処理部（１００）が前記共通バス
   （４００）を介して直接抽出する処理結果蓄積手段（３
   ０２）とを設けることを特徴とする情報転送制御方式。