JPH0269901A - 混成集積回路の超低抵抗体構造及びその超低抵抗体の形成方法 - Google Patents

混成集積回路の超低抵抗体構造及びその超低抵抗体の形成方法

Info

Publication number
JPH0269901A
JPH0269901A JP63222002A JP22200288A JPH0269901A JP H0269901 A JPH0269901 A JP H0269901A JP 63222002 A JP63222002 A JP 63222002A JP 22200288 A JP22200288 A JP 22200288A JP H0269901 A JPH0269901 A JP H0269901A
Authority
JP
Japan
Prior art keywords
integrated circuit
conductive path
hybrid integrated
ultra
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63222002A
Other languages
English (en)
Other versions
JPH0587161B2 (ja
Inventor
Akira Kazami
風見 明
Katsumi Okawa
克実 大川
Sumio Ishihara
石原 純夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63222002A priority Critical patent/JPH0269901A/ja
Publication of JPH0269901A publication Critical patent/JPH0269901A/ja
Publication of JPH0587161B2 publication Critical patent/JPH0587161B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (り産業上の利用分野 本発明は混成集積回路の基板上に形成されるニッケルメ
ッキ抵抗体に関し、特に低抵抗の抵抗値を有する場合の
混成集積回路の超低抵抗体構造に関する。
(ロ)従来の技術 一般に混成集積回路の基板にはセラミックスあるいは金
属基板が用いられるが、放熱性の良さから主にアルミニ
ウムの金属基板が多く用いられている。この金属基板上
には絶縁層を介して混成集積回路の受動素子である抵抗
がカーボンのスフノーン印刷あるいはニッケルのメツキ
に依って形成されるが、ニッケルメッキ抵抗の場合数百
mΩクラスの低抵抗は比較的に容易に形成することがで
きた。
また、数十mΩクラスの超低抵抗を形成する場合、第2
図に示す如く、アルミニウム基板<11)上に形成され
る導電路(12)をくしは状に形成し、その導電路(1
2)のくしば部と咬号する様にもう一方の導電路(12
’ )をくしば状に形成して、夫々の導電路(12)(
12’ )のくしば部分を低抵抗値のニッケルメッキ抵
抗(13)で接続して抵抗を並列接続することで超低抵
抗値を形成していた。
(ハ)発明が解決しようとする課題 しかしながら、第2図で示した超低抵抗体構造では超低
抵抗値の精度がプラスマイナス10%と太きなる問題点
を有していた。なぜなら、導電路(12>(12’)の
くしば部間に形成された低抵抗のニッケルメッキ抵抗を
トリミングすることが機械的に困難であるため、第2図
の如き、超低抵抗体構造を形成する場合ではトリミング
が行われなかっだからである。
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、混
成集積回路の基板上に形成された導電路間にニッケルメ
ッキ抵抗が形成された混成集積回路の抵抗体構造におい
て、一方の前記導電路はくしば状に形成され、前記一方
の導電路のくしば部間に夫々独立した他方の導電路が形
成され、前記くしば部と前記他方の導電路間に前記ニッ
ケルメッキ抵抗が形成され、前記独立形成された夫々の
他方の導電路を接続して解決する。
(*〉作用 この様に本発明に依れば、一方の導電路をくしば状に形
成し、そのくしば状に形成された導電路間に他の独立し
た導電路を形成し、くしば状導電路と独立した導電路間
にニッケルメッキ抵抗が形成され、独立した導電路同志
を夫々接続することにより、精度の優れた超低抵抗値を
有する超低抵抗体構造とすることができる。
(へ)実施例 一 以下に第1図に示した実施例に基づいて本発明の詳細な
説明する。
第1図は本発明の実施例を示す超低抵抗体構造を示す平
面図であり、(1)は混成集積回路基板、(2)(2’
 )は導電路、(3)はニッケルメ・Zキ抵抗体、(4
)は接続体である。
本実施例の混成集積回路基板(1)にはアルミニウム金
属基板が用いられ、このアルミニウム金属基板は陽極酸
化によって表面に絶縁性の金属酸化膜が形成され、更に
金属酸化膜上にはエポキシ系樹脂の絶縁層が設けられて
いる。また絶縁層はアルミニウム金属基板と銅箔とを絶
縁して接着するものであり、接着された銅箔を所定のパ
ターンにエツチングすることにより絶縁層上に導電路(
2)(2′)が形成される。導電路(2)(2’)は混
成集積回路を形成する能動素子及び受動素子等を結線す
るものであり、夫々の導電路(2)(2’)間には抵抗
が形成される。
第1図から明らかな如く、一方の導電路(2)はくしば
状に形成され、そのくしば状に形成された導電路(2)
のくしば部間に夫々独立延在した他の導電路(2′)が
形成配置されている。くしば状に形成された一方の導電
路(2)と他の導電路(2′)とはニッケルメッキ抵抗
体(3)によって接続され、独立形成された他の導電路
(2′)は互いに接続体(4)によって接続されている
斯る本発明の超低抵抗体構造を用いて50mΩの超低抵
抗を形成した場合、導電路(2)(2’)間のニッケル
メッキ抵抗体(3)の抵抗値を数百mmΩに形成してお
き、夫々のニッケルメッキ抵抗体(3)を200mΩと
なるまでレーザトリミングした後、他の導電路(2゛)
を接続体(4)で接続すると精度の優れた超低抵抗を形
成することができる。
以下に本発明の超低抵抗体の形成方法を第1図を用いて
説明する。
混成集積回路基板(1)上にくしば状に形成された一方
の導電路(2)と、そのくしば部間に延在される独立し
た他の導電路(2′)とをエツチングによって形成する
次に一方の導電路(2)のくしば部と他の導電路(2′
)との側辺部を重畳してニッケルメッキ抵抗体(3)を
形成する。ニッケルメッキ抵抗体(3)は硫酸ニッケル
及び次亜リン酸ソーダ等から成る無電解メツキ液に依っ
て所定の比抵抗が得られる厚きに形成する。
次にニッケルメッキ抵抗体(3)を所定抵抗値までレー
ザトリミングした後、独立形成きれた他の導電路(2′
)を互いに接続体(4)によって接続する。接続体(4
)はワイヤー、Agペースト、半田ペース等によって行
われており、本実施例では半田ペーストを用いて行うも
のとする。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、一方の導電路を
くしば状に形成し、その導電路のくしば部間に独立した
他の導電路を配置して、夫々の導電路間にニッケルメッ
キ抵抗体を形成し、そのニッケルメッキ抵抗体をトリミ
ング調整した後、独立した他の導電路を互いに接続する
ことにより、従来より精度の優れた超低抵抗値を容易に
形成することができる。
また、本発明では接続体に半田ペーストが用いられるた
め大電流の電流を流すことが可能である。
【図面の簡単な説明】
第1図は本発明の実施例を示す超低抵抗体構造の平面図
、第2図は従来例を示す平面図である。 (1)・・・混成集積回路基板、 (2) (2’ )
・・・導電路、(3)・・・ニッケルメッキ抵抗体、 
(4)・・・接続体。 =8=

Claims (7)

    【特許請求の範囲】
  1. (1)混成集積回路の基板上に形成された導電路間にニ
    ッケルメッキ抵抗が形成された混成集積回路の抵抗体構
    造において、 一方の前記導電路はくしば状に形成され、 前記一方の導電路のくしば部間に夫々独立した他方の導
    電路が形成され、 前記くしば部と前記他方の導電路間に前記ニッケルメッ
    キ抵抗が形成され、 前記独立形成された夫々の他方の導電路が接続されたこ
    とを特徴とする混成集積回路の超低抵抗体構造。
  2. (2)前記接続はワイヤボンディングによって接続され
    たことを特徴とする請求項1記載の混成集積回路の超低
    抵抗体構造。
  3. (3)前記接続はAgペーストによって接続されたこと
    を特徴とする請求項1記載の混成集積回路の超低抵抗体
    構造。
  4. (4)前記接続は半田ペーストによって接続されたこと
    を特徴とする請求項1記載の混成集積回路の超低抵抗体
    構造。
  5. (5)混成集積回路の基板上に形成された導電路間にニ
    ッケルメッキ抵抗がスクリーン印刷によって形成される
    混成集積回路の抵抗体構造において、 前記基板上にくしば状の導電路を形成し、 前記導電路のくしば部間に夫々独立した他の導電路を形
    成し、 前記一方の導電路のくしば部と前記独立形成された他の
    導電路との側辺部が重畳する様に前記ニッケルメッキ抵
    抗を形成し、 前記ニッケルメッキ抵抗を所定値にトリミングした後、 前記独立形成された他の導電路を接続することを特徴と
    する混成集積回路の超低抵抗体の形成方法。
  6. (6)前記接続はワイヤボンディング及び導電ペースト
    によって接続することを特徴とする請求項5記載の混成
    集積回路の超低抵抗体の形成方法。
  7. (7)前記混成集積回路の基板はアルミニウム基板であ
    ることを特徴とする請求項1及び5記載の混成集積回路
    の超低抵抗体構造及びその超低抵抗体の形成方法。
JP63222002A 1988-09-05 1988-09-05 混成集積回路の超低抵抗体構造及びその超低抵抗体の形成方法 Granted JPH0269901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63222002A JPH0269901A (ja) 1988-09-05 1988-09-05 混成集積回路の超低抵抗体構造及びその超低抵抗体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63222002A JPH0269901A (ja) 1988-09-05 1988-09-05 混成集積回路の超低抵抗体構造及びその超低抵抗体の形成方法

Publications (2)

Publication Number Publication Date
JPH0269901A true JPH0269901A (ja) 1990-03-08
JPH0587161B2 JPH0587161B2 (ja) 1993-12-15

Family

ID=16775554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63222002A Granted JPH0269901A (ja) 1988-09-05 1988-09-05 混成集積回路の超低抵抗体構造及びその超低抵抗体の形成方法

Country Status (1)

Country Link
JP (1) JPH0269901A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1961612A2 (en) 2007-02-26 2008-08-27 Alps Electric Co., Ltd. Turn signal switch device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1961612A2 (en) 2007-02-26 2008-08-27 Alps Electric Co., Ltd. Turn signal switch device

Also Published As

Publication number Publication date
JPH0587161B2 (ja) 1993-12-15

Similar Documents

Publication Publication Date Title
JP4722318B2 (ja) チップ抵抗器
JP2649491B2 (ja) Smd構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板
US20090108986A1 (en) Chip Resistor
JP4503122B2 (ja) 電流検出用低抵抗器及びその製造方法
JPH01302803A (ja) チップ抵抗およびその製造方法
WO2003107361A1 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP6652393B2 (ja) シャント抵抗器およびシャント抵抗器を用いた電流検出装置
JPH0269901A (ja) 混成集積回路の超低抵抗体構造及びその超低抵抗体の形成方法
CN114631157A (zh) 芯片零件
JP3838560B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JPH0553285B2 (ja)
JP3235826U (ja) 高電力抵抗器
JPS61148859A (ja) 混成集積回路装置およびその製造方法
JPH024143B2 (ja)
JP2001116771A (ja) 電流検出用低抵抗器及びその製造方法
JP3462198B2 (ja) 抵抗器及びその製造法
JP2002208501A (ja) 抵抗器、その抵抗器を用いる電子部品及びそれらの使用方法
JP2545077Y2 (ja) チツプ形抵抗器
JP2001155901A (ja) 金属皮膜チップ抵抗器およびその製造方法
JP2839308B2 (ja) 多層配線基板
JP3308448B2 (ja) 終端抵抗アレー及びこれを備えた基板
JPH10223403A (ja) チップ部品
JPH0823158A (ja) 電子回路基板及びその製造方法
JPS61193401A (ja) チツプ形正特性サ−ミスタ
JPH0224002B2 (ja)