JPH0270272A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、直列に接続された２つのスイッチング素子が
交互にオンオフ動作することによって負荷回路へ高周波
電力を供給するインバータ装置に関するものである。

［従来の技術］ 第５図は従来のインバータ装置の回路図であり、第６図
はその動作波形図である。電源Ｅと並列に、スイッチン
グ素子Ｑ　、Ｑ　２の直列回路を接続し、スイッチング
素子Ｑ２と並列に負荷回路２が接続されている。負荷回
路ＺはチョークＬ６とコンデンサＣ０よりなる共振回路
を含み、コンデンサＣ０の両端に生じる電圧が負荷ｌに
印加される。○ＳＣは発振回路であり、Ｈｉｇｈ”レベ
ルとＬｏＩ１１”レベルを交互に繰り返す発振出力ｖＡ
、ｖ８を発生する。駆動回路Ａはスイッチング素子Ｑ１
の駆動回路であり、トランジスタＴ「、〜Ｔｒ、及び抵
抗Ｒ２〜Ｒ６を含む、駆動回路Ｂはスイッチング素子Ｑ
２の駆動回路であり、トランジスタＴｒｌ。〜Ｔ　ｒ　
１．及び抵抗Ｒ７〜Ｒ９を含む。駆動回路Ａには、トラ
ンジスタＴｒ、〜Ｔｒ＜と抵抗Ｒ６及び抵抗Ｒ１ｏを含
むレベルシフト回路Ｃを介して、発振回路Ｏ８Ｃの発振
出力■Ａが供給されている。駆動回路Ｂには、抵抗Ｒ１
を介して発振回路Ｏ８Ｃの発振出力ＶＢが供給されてい
る。

上述のレベルシフト回路０は、発振出力ｖＡの電圧信号
を抵抗Ｒ１゜を介して１−ランリスタＴｒＴｒ２よりな
る第１のカレントミラー回路へ入力して電流信号に変換
し、この電流信号をトランジスタＴ　ｒ　３　、　Ｔ　
ｒ　ｔよりなる第２のカレントミラー回路を介して抵抗
Ｒ６に伝達し、抵抗Ｒ６にて電圧信号■Ｒへ変換するも
のである。駆動回路Ａを含む上側回路用の電源は、抵抗
Ｒ１を介して充電されるコンデンサＣ１にて供給され、
駆動回路Ｂを含む下側回路の電源は、抵抗Ｒ２を介して
充電されるコンデンサＣ２にて供給される。スイッチン
グ素子Ｑ、、Ｑ２のスイッチングによる電圧Ｖ２の変化
は、電を環コンデンサＣ１とトランジスタＴｒ）を介し
てトランジスタＴｒ２のコレクタ・エミッタ間に加わる
が、カレン１〜ミラ一回路の定電流特性により、電流信
号は安定に伝達されるものである。

第６［ｇの時刻し。において、発振出力■Ａが“”Ｈｉ
ｇｈ”レベルになると、抵抗Ｒ１ｏを介してトランジス
タＴ　ｒ　、　、Ｔ　ｒ　２にベース電流が供給され、
トランジスタ′Ｆ「２のコレクタ・エミッタ間に電流が
流れる。

この電流はトランジスタＴｒ、、Ｔｒ、に流れて、■・
ランリスタＴｒ、のコレクタに伝達され、抵抗Ｒ６によ
り電圧信号■Ｒに変換され、電圧信号ＶＲが゛Ｈｉｇｈ
’″レベルとなる。これにより、トランジスタＴｒ５．
Ｔｒ６がオンし、トランジスタＴｒ、、Ｔｒｇがオフし
、トランジスタＴｒＢがオンとなり、電圧Ｖ。

が“Ｈｉ）（ｈ”レベルとなって、スイッチング素子Ｑ
ヘオン信号が供給されるにのとき、スイッチング素子Ｑ
１の電流■、は負方向に流れている。これは、コンデン
サＣ０とチョークＬ。を含む負荷回路２の持つ共振周波
数よりも発振回路Ｏ８Ｃの発振周波数が高く設定されて
おり、電流位相が遅れているためであり、このようにす
ると、スイッチング素子Ｑ、、Ｑ２のスイッチング時に
は、まず負方向から電７ＲＩ　＋　、　Ｉ　２が流れる
ため、スイッチング素子Ｑ、、Ｑ２のスイッチング損失
を低減できる効果がある。

時刻ｔ１で発振出力■Ａが’　Ｌ　ｏＩＩ＋’“レベル
になると、トランジスタＴｒ２のコレクタ電流は流れな
くなり、電圧信号■８も“Ｌｏｗ“レベルとなって、電
圧■、が“”Ｌｏｗ”レベルとなり、スイッチング素子
Ｑ１がオフする。このとき、チョーク■−０に流れてい
た電流が流れ続けようとして、スイッチング素子Ｑ２へ
負方向の電流となって流れることになる。同時に、発振
出力■−ま“Ｈｉｇｈ”レベルとなり、抵抗Ｒを介して
トランジスタＴ　ｒ　ｌ　２１　Ｔ　ｒ　＋　）がオン
、トランジスタＴ　ｒ　１１　、　Ｔ　ｒ　１　＜がオ
フとなって、トランジスタＴ　ｒ　＋　ｏがオンし、出
力電圧Ｖ　ｌ　＋が“Ｈｉｇｈ″ルベルとなって、スイ
ッチング素子Ｑ２にオン信号が供給され、電流■２が流
れる。

時刻ｔ２で再びスイッチング素子Ｑ２がオフ、スイッチ
ング素子Ｑ１がオンとなり、この繰り返しで、負荷回路
Ｚに高周波電力を供給するものである。電圧■２は第６
図（ｈ）に示すように、電流Ｉが負方向のときには、負
荷回路Ｚより直流電源Ｅへの回生電流となるため、直流
電源ＥのレベルＶｎよりも少し上昇する。また、電流Ｉ
２が負方向のときには、負荷回路Ｚのインダクタンス成
分により電圧■２はゼロレベルよりも低電位となる。

［発明が解決しようとする課題］ 上述の従来技術において、発振回路Ｏ８Ｃと駆動回路Ａ
、Ｂ及びレベルシフト回路ＣをＰＮ接合にて耐電圧を持
たせる構造の接合分離型半導体集積回路に集積する場合
に、インバータ装置に誤動作が生じるという問題がある
。以下、この点について説明する。

第７図に示すように、Ｐ型サブストレート１の上に、Ｎ
型エピタキシャル層２を形成し、これをＰ型拡散層３に
て分離して、分離されたＮ型エピタキシャル層２に各素
子を形成する。耐圧の分離をＰ型サブストレート１とＮ
型エピタキシャル層２の間のＰＮ接合にて行っているの
が特徴であり、Ｐ型サブストレート１は回路上の基準電
位に通常接続される。第５図の回路では直流電源Ｅの負
極端の電圧Ｖ。が基準電位となる。Ｐ型サブストレート
１が回路動作上、最も低い電位にあれば、Ｎ型エピタキ
シャルＲ２とはＰＮ接合の逆方向特性で分離でき、各素
子間もＰ型拡散層３で分離することによって、駆動回路
Ａ、Ｂのような異なる電位で動作する回路を同一のチッ
プ上に構成できるものである。Ｎ型エピタキシャル層２
の下層部にはＮ十拡散層４を設けである。

第７図はＮＰＮ）ランリスタ及びＰＮＰ）ランリスタの
構造を例示している。ＮＰＮトランジスタでは、Ｎ型エ
ピタキシャルＲ２にＮ十拡散層７を設けてコレクタ領域
とすると共に、Ｐ型拡散層５よりなるベース領域を設け
て、このＰ型拡散層５にＮ十拡散層６よりなるエミッタ
領域を設けて成るものである。ＰＮＰ）ランリスタでは
、Ｎ型エピタキシャル層２にＮ十拡散層８を設けてベー
ス領域とすると共に、Ｐ型拡散層９よりなるコレクタ領
域と同じくＰ型拡散層１０よりなるエミッタ領域を設け
て成るものである。

このような半導体集積回路に第５図に示す回路を構成し
た場合に、駆動回路Ａ及びトランジスタＴ　ｒ　３　、
　Ｔ　ｒ　４と基準電位Ｖ。の間にできる、いわゆる寄
生ダイオードＤ、〜Ｄ６を含めた回路を第８図に示す。

また、半導体集積回路の内部では各素子を結線して回路
を構成するために、第９図に示すように、素子の上に酸
化ゲイ素の被膜等よりなる絶縁層１１を設け、その上に
アルミニウム被膜等よりなる配線１２〜１５を形成する
ことになる。配線１２〜１５と素子の間は同じくアルミ
ニウム被膜等よりなるコンタクトで接続される。配線１
２〜１５が一平面内で実施できない場合には、２層配線
等を行うことにより実施される。この場合、第９図に示
すように、それぞれの配線間距離が短くなったり、長い
距離にわたって配線が平行に配置されたりすることによ
り、容量成分Ｃ×が大きくなることが一般的となる。

このような状態で、第８図に示す回路を動作させると、
各部の動作波形は第１０図に示すようになる０時刻しわ
で発振出力■Ａが“Ｈｉｇｈ”レベルになると、第５図
の回路と同様にしてスイッチング素子Ｑ、がオンし、電
圧■２が高レベルとなる。電流１、が流れ、時刻ｔ１に
て発振出力ｖＡが“Ｌｏｗ”レベルになると、スイッチ
ング素子Ｑ１はオフし、チョークし。に流れていた電流
が流れ続けようとし、スイッチング素子Ｑ２へ負方向の
電流となって流れる。このとき、駆動回路Ａより駆動回
路Ｂの方が高電位となり、瞬間的に電圧ｖ２が下降する
ことになる。このとき、駆動回路Ａの内部では、電圧■
８が°“Ｌｏｗ″レベルであるから、トランジスタＴｒ
５．Ｔｒｓがオフし、トランジスタＴｒ、、Ｔｒ、がバ
イアス抵抗Ｒ，，Ｒ，によりオンしている。故に、寄生
ダイオードＤ　２　、　Ｄ　ｓを介してチョークＬ０に
よる電流が分流しやすくなる。したがって、ダイオード
Ｄ２からの分流電流が流れ込もうとすると、電圧■、が
上昇することになる。第９図に示すように、電圧■、の
印加される配線１５と電圧■Ｒの印加される配線１４と
が近い場合には、容量成分Ｃｘが大きいため、電圧Ｖ７
や電圧■、が上昇すれば、容量成分Ｃｘを介して抵抗Ｒ
６に電流が流れ、電圧Ｖ、が上昇しやすくなる。このよ
うな状態では、時刻ｔ１２において、電圧ＶＲが上昇し
てトランジスタＴｒａがオンし、電圧Ｖ、かさらに上昇
するようになって、トランジスタＴｒａがオンし、電圧
■、が“Ｈｉｇｈ”レベルとなってしまう、故に、スイ
ッチング素子Ｑ１がオンし、電圧■２が基準電位Ｖ０に
対して正の電圧となって、このとき、既にスイッチング
素子Ｑ２の人力信号Ｖ１１は°“Ｈｉｇｈ”レベルであ
るため、スイッチング素子Ｑ、とＱ２が同時にオンして
しまうことになる。

半導体集積回路の内部にこのような寄生ダイオードを介
する電流経路が存在すると、どこかの配線にノイズ的に
寄生ダイオードを介して電圧が現れるようになり、この
種の誤動作を無くすことは困難であった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、寄生ダイオードによる回路の誤
動作を無くし、安定した動作を可能としたインバータ装
置を提供することにある。

［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第１
図に示すように、第１の直流電源Ｅと並列に２つの主ス
イッチング素子Ｑ、、Ｑ、の直列回路を接続し、少なく
とも一方の主スイッチング素子Ｑ２と並列に、少なくと
もインダクタンス成分（チョークＬ。〉を含む負荷回路
Ｚを接続し、それぞれの主スイッチング素子Ｑ　３．　
Ｑ　２の駆動回路ＡＢをＰＮ接合で耐電圧を持たせる接
合分離型の半導体集積回路上に構成し、各駆動回路Ａ、
Ｂは主スイッチング素子Ｑ、、Ｑ、へ直接駆動電流を供
給する出力用スイッチング素子（トランジスタＴｒ自〜
Ｔ「、１）と、その出力用スイッチング素子へ制御信号
を供給する前段部とがらなり、前記ＰＮ接合におけるＰ
型領域から見て高電位側の駆動回路Ａは、負荷回路Ｚに
一端を接続された第２の直流電源（コンデンサＣ，）か
ら給電され、前記高電位側の駆動回路Ａにおける出力用
スイッチング素子と第２の直流電源との接続点と前記高
電位側の駆動回路Ａにおける前段部との間に抵抗Ｒ１２
を挿入して成ることを特徴とするものである。

［作用］ 以下、本発明の作用を第１図の回路により説明する。Ｐ
Ｎ接合分離された駆動回路へ、Ｂのうち、基準電位Ｖ。

に接続されるＰ型領域から見て高電位側の駆動回路Ａは
、負荷回路２に一端を接続されたコンデンサＣ１から給
電されており、この駆動回路Ａの前段部の素子に流れる
電流は、コンデンサＣＩと負荷回路Ｚとの接続点に流れ
る。主スイッチング素子Ｑ、がオフすると、コンデンサ
Ｃと負荷回路Ｚとの接続点の電位■２よりも、Ｐ型領域
の電位Ｖ０の方が高くなり、ＰＮ接合を介して駆動回路
Ａの前段部の素子に電流が流れようとするが、この電流
は抵抗ＲＩ２により抑制されるので、誤動作の発生を招
くことはないものである。

［実施例］ 第１図は本発明の第１実施例の回路図である。

直流電源Ｅの両端には、スイッチング素子Ｑ、、Ｑ２の
直列回路が接続されている。スイッチング素子Ｑ、、Ｑ
２は例えばダイオードを逆並列接続されたトランジスタ
にて構成される。各スイッチング素子Ｑ、、Ｑ２は駆動
回路Ａ、Ｂの出力Ｖｓ、Ｖｚによりそれぞれオンオフ駆
動される。一方のスイッチング素子Ｑ２の両端には、チ
ョークＬ０を介して、負荷ｌとコンデンサＣ０との並列
回路が接続されている。負荷ｌとしては、例えば放電灯
が用いられる。

スイッチング素子Ｑ１の両端に接続された抵抗Ｒ３，コ
ンデンサＣ２の直列回路は上側回路の電源回路であり、
直流電源Ｅの両端に接続された抵抗Ｒ２，コンデンサＣ
２の直列回路は下側回路の電源回路である。コンデンサ
Ｃ２にて給電される発振回路Ｏ８Ｃは、２つの発振出力
Ｖ＾、ＶＢを出力している０発振出力ＶＢは駆動回路Ｂ
に入力され、発振出力■Ａはレベルシフト回路Ｃを介し
て、駆動回路Ａに入力される。レベルシフト回路Ｃは、
トランジスタＴｒ、〜Ｔｒｎ及び抵抗Ｒａ　、　Ｒ＋。

よりなり、トランス等の絶縁素子を用いないで信号伝達
を行っている。トランジスタＴｒ＋には発振回路Ｏ８Ｃ
の発振出力ｖＡが抵抗Ｒ９゜を介して供給されている。

トランジスタＴ　ｒ　＋　、　Ｔ　ｒ　２はカレントミ
ラー回路を構成しており、トランジスタＴｒ＋に流れる
電流と同じ電流がトランジスタＴｒ２にも流れる。

トランジスタＴｒｔに流れる電流は、トランジスタＴｒ
、、Ｔｒ、よりなるカレントミラー回路に供給されてお
り、トランジスタＴ　ｒ　ｖに流れる電流と同じ電流が
トランジスタＴｒ４にも流れる。トランジスタＴｒ＜は
抵抗Ｒ６を直列に接続されて、抵抗Ｒ１２を介してコン
デンサＣＩの両端に接続されている。

抵抗Ｒ６に生じる電圧■Ｒは、駆動回路Ａにおけるトラ
ンジスタＴ　ｒ　５　＋　Ｔ　ｒ　ａのベースに印加さ
れている。トランジスタＴｒｓ、Ｔｒｓ、Ｔ　ｒ？のエ
ミッタは、抵抗Ｒ＋２を介してコンデンサＣ３の負極端
に接続され、コレクタは抵抗Ｒ，，Ｒ，，Ｒ，を介して
コンデンサＣＩの正極端に接続されている。トランジス
タＴｒｓのコレクタはトランジスタＴ　ｒ　ｓのベース
に、トランジスタＴｒａのコレクタはトランジスタＴ　
ｒ　７のベースに、トランジスタＴｒ７のコレクタはト
ランジスタＴｒ、のベースにそれぞれ接続されている。

トランジスタＴｒｓのコレクタはコンデンサＣ１の正極
端に接続され、トランジスタＴｒｓのエミッタはコンデ
ンサＣ１の負極端に接続されている。トランジスタＴｒ
ｓのエミッタはトランジスタＴｒｇのコレクタに共通接
続されて、その接続点からスイッチング素子Ｑ、に駆動
信号を供給している。

一方、発振回路Ｏ８Ｃの発振出力７日は、抵抗Ｒ１１を
介して駆動回路ＢにおけるトランジスタＴｒ　１２　、
　Ｔ　ｒ　１　、のベースに印加されている。トランジ
スタＴ　ｒ　１２　、　Ｔ　ｒ　ｌ　３　、　Ｔ　ｒ　
ｌ　４のエミッタは、コンデンサＣ２の負極端に接続さ
れ、コレクタは抵抗Ｒ５Ｒ，，，Ｒ，を介してコンデン
サＣ２の正極端に接続されている。トランジスタＴｒｌ
□のコレクタはトランジスタＴｒ、、のベースに、トラ
ンジスタＴｒ＋ｚのコレクタはトランジスタＴｒ１４の
ベースに、トランジスタＴｒｙ、のコレクタはトランジ
スタＴ　ｒ　＋　ｏのベースにそれぞれ接続されている
。トランジスタＴｒｌ。のコレクタはコンデンサＣ２の
正極端に接続され、トランジスタＴ「１．のエミッタは
コンデンサＣ２の負極端に接続されている。トランジス
タＴｒｌ。のエミッタはトランジスタＴｒ、のコレクタ
に共通接続されて、その接続点からスイッチング素子Ｑ
２に駆動信号を供給している。

本実施例は、駆動回路Ａにおいて、スイッチング素子Ｑ
１へ直接オンオフ電流を供給するトランジスタＴｒ＠、
Ｔｒｇと、その前段部のトランジスタＴｒｓ〜Ｔｒｙ及
び抵抗Ｒ１〜Ｒ５よりなる回路の電源のマイナスライン
の間に抵抗Ｒ１２を挿入したものである。駆動回路Ａに
抵抗Ｒ１□を挿入したことによる部分図を第２図に示す
。また、上記回路の各部の動作波形を第３図に示す、第
３図において、電圧Ｖ　Ｒ、Ｖ　６　、　Ｖ　ｙ　、　
Ｖ　、　２　、　Ｖ　ｇは電圧■２を基準としである。

時刻ｔ０で発振出力ＶＡが’Ｈｉｇｈ”レベルになると
、第５図の回路と同様にスイッチング素子Ｑ１がオンす
る。このとき、電圧信号ｖＲは’Ｈｉｇｈ”レベルであ
り、トランジスタＴ　ｒ　５　、　Ｔ　ｒ　６はオンし
、トランジスタＴｒ、はオフしている。抵抗Ｒ１２に生
じる電圧■１□は、この動作電流により上昇する。

時刻ｔ、で発振出力ｖＡがｌ　ｔ、　ｏ、＋＋レベルに
なると、スイッチング素子Ｑ、はオフする。チョークＬ
。に流れていた電流は流れ続けようとし、スイッチング
素子Ｑ２を負方向に流れ、電圧■２が基準電位■。

に対して負の電圧となり、基準電位Ｖ０の方が電圧Ｖ２
よりも高くなる。このとき、駆動回路Ａでは電圧ＶＲが
Ｌｏｗ”レベルとなるため、トランジスタＴ　ｒｓ　、
　Ｔ　ｒ＠がオフし、トランジスタＴ　ｒ　ｔ　＋　Ｔ
　ｒ　！がオンして、トランジスタＴｒｓがオフしてい
る。

そして、基準電位■。の方が電圧Ｖ、よりも高くなるこ
とにより、トランジスタＴ　ｒ　？　、　Ｔ　ｒ　ｓに
つながる寄生ダイオードＤ２．Ｄ、を介して電流がバイ
パスしやすくなる。

しかしながら、本発明によれば寄生ダイオードＤ２を介
して流れる電流が抵抗Ｒ，□により抑制されることにな
る。さらに、第９図に示すように、半導体集積回路の内
部配線により、容量成分Ｃｘが大きくなり、例えば、電
圧■Ｒと電圧■、の配線が近くなっても、従来のような
誤動作は発生しないようになる。これは、第２図に示す
ように、負荷回路Ｚの両端からダイオードＤ２を介して
流入する経路上で、トランジスタＴｒｓのエミッタ側に
抵抗Ｒ１２が接続されたことになるため、電圧■γが上
昇するときに、容量成分Ｃｘにより電圧ＶＲにもその影
響が現れたとしても、抵抗Ｒ１□がエミッタ抵抗として
作用することにより、トランジスタＴ　ｒ　ｓが完全に
活性化されることを防げるものである。

つまり、時刻し、２において、トランジスタＴ　ｒ　ｓ
　。

Ｔ　ｒ　ｓはオフし、トランジスタＴｒｙはオンしてい
るため、抵抗Ｒ１２には電圧Ｖ　１２が加わることにな
り、したがって、電圧ｖＲの上昇でトランジスタＴｒｓ
がオンしようとしても、抵抗ＲＣｔが存在するごとによ
り完全にオンすることはなく、電圧Ｖ、はほとんど低下
しない、故に、トランジスタＴｒ、はオフせず、電圧Ｖ
、は大さ（上昇しない、このため、トランジスタＴｒｓ
がオンすることはなく、電圧Ｖ。

はスイッチング素子Ｑ、をオンさせるには至らない。

このように、抵抗ＲＩ２を挿入することにより、スイッ
チング素子Ｑ、がオフして、電圧ｖ２よりも基準電位■
。が高電位となっても、寄生ダイオードＤ２から分流し
ようとする負荷電流による誤動作が無くなるので、イン
バータ装置の発振動作が安定するものである。

第４図は本発明の第２実施例の回路図である。

本実施例にあっては、誤動作防止用の抵抗ＲＩ２のほか
に、分流用のコンデンサＣ０を接続したものである。こ
のコンデンサＣ３を接続することにより、スイッチング
素子Ｑ２への逆方向の電流が寄生ダイオードへ流れ込も
うとする場合に、基準電位Ｖ。と電圧Ｖ　１２の間に低
インピーダンスの素子を接続することになって、寄生ダ
イオードへの分流電流を低減できるものである。このよ
うなコンデンサＣ１を設けることにより、誤動作防止用
の抵抗Ｒ２２の効果をより一層高めることができるもの
である。

なお、抵抗Ｒ１，は駆動回路Ａにおける出力用のトラン
ジスタＴ　ｒ　ｓ　、　Ｔ　ｒ　ｓに制御信号を与える
前段部の回路構成が第１図に示す回路構成とは異なる場
合にも、誤動作を起こしやすいトランジスタのエミッタ
回路に挿入される構成であれば、同様の効果が得られる
ものである。

また、負荷回路ＺはチョークＬ０を含むのみで、コンデ
ンサＣ０を含まない場合においても、電圧Ｖ２よりも基
準電位■。の方が高い状態が発生し得る負荷回路であれ
ば、同様の効果が得られるものである。

［発明の効果］ 本発明は上述のように、直列に接続された２つの主スイ
ッチング素子が交互にオンオフ動作することによってイ
ンダクタンス成分を含む負荷回路へ高周波電力を供給す
るインバータ装置において、それぞれ主スイッチング素
子の駆動回路をＰＮ接合で耐電圧を持たせる接合分離型
の半導体集積回路上に構成した場合に、ＰＮ接合におけ
るＰ型頭域から見て高電位側の駆動回路における出力用
スイッチング素子と負荷回路との接続点と、前記高電位
側の駆動回路における前段部との間に抵抗を挿入したの
で、インダクタンス成分に起因する負荷電流の一部がＰ
Ｎ接合を介して流れることを抑制することができ、これ
によって、回路の誤動作を防止することができ、信頼性
の高いインバータ装置を提供できるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は同上の
動作説明のための要部回路図、第３図は同上の動作波形
図、第４図は本発明の第２実施例の回路図、第５図は従
来例の回路図、第６図は同上の動作波形図、第７図は接
合分離型の半導体集積回路の断面図、第８図は寄生ダイ
オードを含む従来例の等価回路図、第９図は半導体集積
回路上の配線の様子を示す断面図、第１０図は従来例の
誤動作時の動作波形図である。 Ａ、Ｂは駆動回路、Ｄ、−Ｄ、は寄生ダイオード、Ｅは
直流電源、Ｌｏはチョーク、ｌは負荷、Ｑ、、Ｑ。 はスイッチング素子、Ｒ３−Ｒ１２は抵抗、Ｔｒ、〜Ｔ
　ｒ　、　、はトランジスタ、Ｚは負荷回路である。 第２図

Claims (1)

【特許請求の範囲】
1. （１）第１の直流電源と並列に２つの主スイッチング素
   子の直列回路を接続し、少なくとも一方の主スイッチン
   グ素子と並列に、少なくともインダクタンス成分を含む
   負荷回路を接続し、それぞれの主スイッチング素子の駆
   動回路をＰＮ接合で耐電圧を持たせる接合分離型の半導
   体集積回路上に構成し、各駆動回路は主スイッチング素
   子へ直接駆動電流を供給する出力用スイッチング素子と
   、その出力用スイッチング素子へ制御信号を供給する前
   段部とからなり、前記ＰＮ接合におけるＰ型領域から見
   て高電位側の駆動回路は、負荷回路に一端を接続された
   第２の直流電源から給電され、前記高電位側の駆動回路
   における出力用スイッチング素子と第２の直流電源との
   接続点と前記高電位側の駆動回路における前段部との間
   に抵抗を挿入して成ることを特徴とするインバータ装置
   。